Site Loader

Содержание

Конвертер двоичного кода в строку

Введите двоичные числа с любым префиксом / постфиксом / разделителем и нажмите кнопку Конвертировать
(например: 01000101 01111000 01100001 01101101 01110000 01101100 01100101):

folder_open Открыть файл folder_open Открыть двоичный файл search

Вставьте двоичные числа или перетащите файл:

Кодировка символов (необязательно) ASCIIUnicodeASCII / UTF-8UTF-16UTF-16 с прямым порядком байтовUTF-16 с прямым порядком байтовОкна-1252Big5 (китайский)CP866 (русский)EUC-JP (японский)EUC-KR (корейский)GB 18030 (китайский)GB 2312 (китайский)ISO-2022-CN (китайский)ISO-2022-JP (японский)ISO-8859-1 (Latin1 / Западноевропейский)ISO-8859-2 (Latin2 / Восточноевропейский)ISO-8859-3 (Latin3 / Южноевропейский)ISO-8859-4 (Latin4 / Северо-Европейский)ISO-8859-5 (латиница / кириллица)ISO-8859-6 (латинский / арабский)ISO-8859-7 (латинский / греческий)ISO-8859-8 (латиница / иврит)ISO-8859-8-I (латиница / иврит)ISO-8859-10 (Latin6 / Nordic)ISO-8859-13 (Latin7 / Baltic Rim)ISO-8859-14 (Latin8 / кельтский)ISO-8859-15 (Latin9 / Западноевропейский)ISO-8859-16 (Latin10 / Юго-Восточная Европа)КОИ8-Р (Русский)КОИ8-У (украинский)Macintosh (x-mac-roman)Кириллица Mac OS (x-mac-cyrillic)Shift JIS (японский)Windows-874 (тайский)Windows-1250 (Восточноевропейская)Windows-1251 (кириллица)Windows-1252 (западноевропейская)Windows-1253 (греческий)Windows-1254 (Турецкий)Windows-1255 (иврит)Windows-1256 (арабский)Окна-1257 (Прибалтика)Windows-1258 (вьетнамский)X-пользовательский

autorenew Перерабатывать clear Сброс настроек swap_vert Замена

content_copy Копировать save_alt Сохранить

Преобразователь строки в двоичный ►

Кодировка текста ASCII использует фиксированный 1 байт для каждого символа.

Кодировка текста UTF-8 использует переменное количество байтов для каждого символа. Для этого требуется разделитель между каждым двоичным числом.

Как преобразовать двоичный файл в текст

Преобразуйте двоичный код ASCII в текст:

  1. Получить двоичный байт
  2. Преобразовать двоичный байт в десятичный
  3. Получить символ кода ASCII из таблицы ASCII
  4. Продолжить со следующего байта
пример

Преобразовать двоичный код ASCII «01010000 01101100 01100001 01101110 01110100 00100000 01110100 01110010 01100101 01100101 01110011» в текст:

Решение:

Используйте таблицу ASCII, чтобы получить символ из кода ASCII.

01010000 2 = 2 6 +2 4 = 64 + 16 = 80 = «P»

01101100 2 = 2 6 +2 5 +2 3 +2 2 = 64 + 32 + 8 + 4 = 108 = «l»

01100001 2 = 2 6 +2 5 +2 0 = 64 + 32 + 1 = 97 = «а»

Для всех двоичных байтов вы должны получить текст:

«Сажать деревья»

Как преобразовать двоичный код 01000001 в текст?

Используйте таблицу ASCII:
01000001 = 2 ^ 6 + 2 ^ 2 = 64 + 1 = 65 = символ ‘A’

Как преобразовать двоичный код 00110000 в текст?

Используйте таблицу ASCII:
00110000 = 2 ^ 5 + 2 ^ 4 = 2 ^ 5 + 2 ^ 4 = 32 + 16 = 48 = символ ‘0’

Таблица преобразования двоичного текста в ASCII

Шестнадцатеричный Двоичный ASCII-
символ
00 00000000 NUL
01 00000001 SOH
02 00000010 STX
03 00000011 ETX
04 00000100 EOT
05 00000101 ENQ
06 00000110 ACK
07 00000111 БЕЛ
08 00001000 BS
09 00001001 HT
0A 00001010 LF
0B 00001011 VT
0C 00001100 FF
0D 00001101 CR
0E 00001110 SO
0F 00001111 SI
10 00010000 DLE
11 00010001 DC1
12 00010010 DC2
13 00010011 DC3
14 00010100 DC4
15 00010101 НАК
16 00010110 SYN
17 00010111 ETB
18 00011000 CAN
19 00011001 EM
1A 00011010 SUB
1B 00011011 ESC
00011100 FS
1D 00011101 GS
1E 00011110 RS
1F 00011111 США
20 00100000 Космос
21 00100001 !
22 00100010 «
23 00100011 #
24 00100100 $
25 00100101 %
26 00100110 &
27 00100111
28 00101000 (
29 00101001 )
2A 00101010 *
2B 00101011 +
2C 00101100 ,
2D 00101101
2E 00101110 .
2F 00101111 /
30 00110000 0
31 00110001 1
32 00110010 2
33 00110011 3
34 00110100 4
35 00110101 5
36 00110110 6
37 00110111 7
38 00111000 8
39 00111001 9
3A 00111010 :
3B 00111011 ;
3C 00111100 <
3D 00111101 =
3E 00111110 /
3F 00111111 ?
40 01000000 @
41 01000001 А
42 01000010 B
43 01000011 C
44 01000100 D
45 01000101 E
46 01000110 F
47 01000111 G
48 01001000 H
49 01001001 Я
4A 01001010 J
4B 01001011 K
4C 01001100 L
4D 01001101 M
4E 01001110 N
4F 01001111 O
50 01010000 P
51 01010001 Q
52 01010010 R
53 01010011 S
54 01010100 Т
55 01010101 U
56 01010110 V
57 01010111 W
58 01011000 X
59 01011001 Y
5A 01011010 Z
5B 01011011 [
5C 01011100 \
5D 01011101 ]
5E 01011110 ^
5F 01011111 _
60 01100000 `
61 01100001 а
62 01100010 б
63 01100011 c
64 01100100 d
65 01100101 е
66 01100110 f
67 01100111 г
68 01101000 h
69 01101001 я
6A 01101010 j
6B 01101011 k
6C 01101100 л
6D 01101101 м
6E 01101110 п
6F 01101111 о
70 01110000 p
71 01110001 q
72 01110010 г
73 01110011 с
74 01110100 т
75 01110101 u
76 01110110 v
77 01110111 w
78 01111000 х
79 01111001 y
7A 01111010 z
7B 01111011 {
7C 01111100 |
7D 01111101 }
7E 01111110 ~
7F 01111111 DEL

 


Смотрите также

Бинарные коды – rentamatic

Термин «бинарный» по смыслу – состоящий из двух частей, компонентов. Таким образом бинарные коды это коды которые состоят только из двух символьных состояний например черный или белый, светлый или темный, проводник или изолятор. Бинарный код в цифровой технике это способ представления данных (чисел, слов и других) в виде комбинации двух знаков, которые можно обозначить как 0 и 1. Знаки или единицы БК называют битами. Одним из обоснований применения БК является простота и надежность накопления информации в каком-либо носителе в виде комбинации всего двух его физических состояний, например в виде изменения или постоянства светового потока при считывании с оптического кодового диска.
Существуют различные возможности кодирования информации.

Двоичный код

В цифровой технике способ представления данных (чисел, слов и других) в виде комбинации двух знаков, которые можно обозначить как 0 и 1. Знаки или единицы ДК называют битами.

Одним из обоснований применения ДК является простота и надежность накопления информации в каком-либо носителе в виде комбинации всего двух его физических состояний, например в виде изменения или постоянства магнитного потока в данной ячейке носителя магнитной записи.

Наибольшее число, которое может быть выражено двоичным кодом, зависит от количества используемых разрядов, т.е. от количества битов в комбинации, выражающей число. Например, для выражения числовых значений от 0 до 7 достаточно иметь 3-разрядный или 3-битовый код:

числовое значение двоичный код
0 000
1 001
2 010
3 011
4 100
5 101
6 110
7 111

Отсюда видно, что для числа больше 7 при 3-разрядном коде уже нет кодовых комбинаций из 0 и 1.

Переходя от чисел к физическим величинам, сформулируем вышеприведенное утверждение в более общем виде: наибольшее количество значений m какой-либо величины (температуры, напряжения, тока и др.), которое может быть выражено двоичным кодом, зависит от числа используемых разрядов n как m=2n. Если n=3, как в рассмотренном примере, то получим 8 значений, включая ведущий 0.
Двоичный код является многошаговым кодом. Это означает, что при переходе с одного положения (значения) в другое могут изменятся несколько бит одновременно. Например число 3 в двоичном коде = 011. Число же 4 в двоичном коде = 100. Соответственно при переходе от 3 к 4 меняют свое состояние на противоположное все 3 бита одновременно. Считывание такого кода с кодового диска привело бы к тому, что из-за неизбежных отклонений (толеранцев) при производстве кодового диска изменение информации от каждой из дорожек в отдельности никогда не произойдет одновременно. Это в свою очередь привело бы к тому, что при переходе от одного числа к другому кратковременно будет выдана неверная информация. Так при вышеупомянутом переходе от числа 3 к числу 4 очень вероятна кратковременная выдача числа 7 когда, например, старший бит во время перехода поменял свое значение немного раньше чем остальные. Чтобы избежать этого, применяется так называемый одношаговый код, например так называемый Грей-код.

Код Грея

Грей-код является так называемым одношаговым кодом, т.е. при переходе от одного числа к другому всегда меняется лишь какой-то один из всех бит информации. Погрешность при считывании информации с механического кодового диска при переходе от одного числа к другому приведет лишь к тому, что переход от одного положения к другом будет лишь несколько смещен по времени, однако выдача совершенно неверного значения углового положения при переходе от одного положения к другому полностью исключается.
Преимуществом Грей-кода является также его способность зеркального отображения информации. Так инвертируя старший бит можно простым образом менять направление счета и таким образом подбирать к фактическому (физическому) направлению вращения оси. Изменение направления счета таким образом может легко изменяться управляя так называемым входом ” Complement “. Выдаваемое значение может таким образом быть возврастающим или спадающим при одном и том же физическом направлении вращения оси.

Поскольку информация выраженая в Грей-коде имеет чисто кодированный характер не несущей реальной числовой информации должен он перед дальнейшей обработкой сперва преобразован в стандартный бинарный код. Осуществляется это при помощи преобразователя кода (декодера Грей-Бинар) который к счастью легко реализируется с помощью цепи из логических элементов «исключающее или» ( XOR ) как програмным так и аппаратным способом.

Соответствие десятичных чисел в диапазоне от 0 до 15 двоичному коду и коду Грея

Двоичное кодирование Кодирование по методу Грея
Десятичный код
Двоичное значение Шестнадц. значение
Десятичный код
Двоичное значение Шестнадц. значение
0 0000 0h 0 0000 0h
1 0001 1h 1 0001 1h
2 0010 2h 3 0011 3h
3 0011 3h 2 0010 2h
4 0100 4h 6 0110
6h
5 0101 5h 7 0111 7h
6 0110 6h
5
0101 5h
7 0111 7h 4 0100 4h
8 1000 8h 12 1100 Ch
9 1001 9h 13 1101 Dh
10 1010 Ah 15 1111 Fh
11 1011 Bh 14 1110 Eh
12 1100 Ch 10 1010 Ah
13 1101 Dh 11 1011 Bh
14 1110 Eh 9 1001 9h
15 1111 Fh 8 1000 8h

Преобразование кода Грея в привычный бинарный код можно осуществить используя простую схему с инверторами и логическими элементами “исключающее или” как показано ниже:

Код Gray-Excess

Обычный одношаговый Грей-код подходит для разрешений, которые могут быть представлены в виде числа возведенного в степень 2. В случаях где надо реализовать другие разрешения из обычного Грей-кода вырезается и используется средний его участок. Таким образом сохраняется «одношаговость» кода. Однако числовой диапазон начинается не с нуля, а смещяется на определенное значение. При обработке информации от генерируемого сигнала отнимается половина разницы между первоначальным и редуцированным разрешением. Такие разрешения как например 360? для выражения угла часто реализируются этим методом. Так 9-ти битный Грей-код равный 512 шагов, урезанный с обеих сторон на 76 шагов будет равен 360°.

Шифраторы, дешифраторы и преобразователи кодов.

Шифратор (кодер) – это комбинационное устройство, преобразующее десятичные числа (унитарный код) в соответствующий двоичный код.

Наибольшее применение он находит в устройствах ввода информации (пультах управления) для преобразования десятичных чисел в двоичную систему счисления. Предположим, на пульте имеется 10 клавиш с гравировкой от «0» до «9». При нажатии любой из них на вход шифратора подается единичный сигнал ( ). На выходе шифратора должен появиться двоичный код ( ) этого десятичного числа. На основании этого словесного описания составляем таблицу истинности для шифратора (см. табл. 4.1). Из таблицы, например, следует, что на выходной шине переменная должна иметь единичное значение, когда логическая «1» будет или на входе , или , или , или , или . Следовательно, можно записать для (а по аналогии и для остальных выходных переменных):

 

Таблица 4.1.
Десятичное число Двоичный код 8-4-2-1
Y4 Y3 Y2 Y1

(4.1)

Системе уравнений (4.1) соответствует схема шифратора, представленная на рис. 4.1.

Часто шифраторы делают синхронными, т.е. подают дополнительный сигнал «1» на вход С, разрешающий преобразование (см. рис. 4.1, б).

Дешифратор (декодер) – это комбинационное устройство, преобразующее двоичный код в сигнал «1» на одном определенном выходе при сигналах на остальных выходах равных 0 (унитарный код).

Рассмотрим дешифратор двоичного кода с n входами. Так как возможное количество чисел, закодированных n-разрядным двоичным кодом, равно количеству наборов из n аргументов , то наибольшее число выходов дешифратора равно . Такой дешифратор называют полным. Если число выходов дешифратора меньше , дешифратор называют неполным.

Таблица истинности полного дешифратора двухразрядных двоичных чисел (см. табл. 4.2) представляет собой ряд единиц, расположенных по диагонали таблицы, в остальных клетках которой стоят нули. Так как двухразрядный дешифратор имеет 4 выхода, его работа описывается четырьмя логическими функциями

(4.2)

Таблица 4.2.
Номера наборов Входы Выходы
X1 X2 Y0 Y1 Y2 Y3

Эти функции могут быть реализованы с помощью двухвходовых схем «И», а для получения инверсных значений входных сигналов используют инверторы (см. рис. 4.2).

Часто дешифраторы выполняют с управляемой синхронизацией, при которой дешифрация кода будет произведена во время подачи синхроимпульса, поступившего на вход С, лишь при условии, что на вход V подан управляющий (разрешающий) единичный сигнал. Для реализации такого условия на дополнительные (третьи для схемы на рис. 4.2) входы всех четырех конъюнкторов подается сигнал со схемы «И», на входы которой поступают сигналы С и V. Такие дешифраторы позволяют легко наращивать число входных сигналов путем каскадного их включения. На рис. 4.3 приведена схема четырехразрядного дешифратора, построенная на двухвходовых дешифраторах.

На дешифраторе первого каскада DC5 при в зависимости от значений сигналов X3 и X4 сигнал 1 появляется на одном из его выходов (например, при на выходе 0, а при на выходе 3). В первом случае лишь DC1, а во втором DC4 будут реагировать на сигналы X1 и X2 (остальные три дешифратора второго каскада будут блокированы поступившими на их входы сигналами ). При значениях, например, единичный выходной сигнал, соответствующий в первом случае коду 0011, появляется на выходе 3 дешифратора DC1, а соответствующий коду 1111 во втором случае — на выходе 3 дешифратора DC4, (т.е. на выходе 15 каскадного дешифратора).

Схема передачи двоичного кода радиоуправления с шифрованием » Паятель.Ру


Наиболее просто и удобно можно организовать систему радиоуправления используя микросхемы от телефонии, — кодера и декодера DTMF (двухтонапьного набора номера) Большинство микросхем — кодеров DTMF описанных в литературе, рассчитаны на работу с 12-ти или 16-ти кнопочной координатной клавиатурой. То есть, с их помощью используя стандартную телефонную клавиатуру можно передавать 12 или 16 команд, которые на выходе микросхемы — декодера будут представлены в виде параллельного двоичного четырехразрядного кода.


Этот код далее поступает на двоично-десятичный дешифратор.

Недостаток такой системы в том. что для передачи некоторого двоичного числа нужно это число сначала представить в десятичном виде, затем нажать соответствующую кнопку. Подавляющее большинство доступных микросхем — кодеров DTMF не имеют двоичного порта и это затрудняет передачу двоичных кодов или передачу одновременно небольшого числа команд, используя в качестве линий одно временной передачи команд разряды двоичного выхода микросхемы — декодера

Приспособить широкодоступную микросхему — кодер DTMF для передачи трехразрядного двоичного кода можно сделав двоично-десятичный дешифратор, с выходами приспособленными для имитации клавиатуры На рисунке показана схема генератора DTMF с таким дешифратором на двух микросхемах К561КП1.

Каждая микросхема К561КП1 содержит два аналого-цифровых мультиплексора, и представляет собой электронный переключатель на два направления и четыре положения, который управляется двухразрядным двоичным кодом («00» — положение 0, «01» — положение 1, «10» положение — 2 «11» положение — 3).

Схема полностью имитирует механический переключатель, так как через открытые каналы ток может протекать в любом направлении. Еще в каждой микросхеме К561 есть вход блокировки (вывод 6), при подаче единицы на который закрываются все каналы, независимо от состояния входного управляющего кода. То есть, используя выводы 6 можно переключать отдельные микросхемы К561КП1, подавая на них логические нули.

Здесь выводы 6 К561КП1 используются для того чтобы переключая мультиплексоры можно было получить трехразрядный двоичный вход. Транзистор VT1 служит инвертором.

Работает схема следующим образом. При подаче входных кодов от «000» до «011» работает микросхема D1. Два ее переключателя на четыре положения включены последовательно, для этого соединены вместе их подвижные части (перемычка между выводами 13 и 3). Одноименные выводы этих переключателей с выводами микросхемы D3, между которыми должна быть включена кнопка соответствующего номера.

Например при подаче коде «001» в D1 происходит соединение по внутренним кана лам вывода 14 с выводом 13 и вывода 5 с выводом 3. Это равносильно замыканию между собой выводов 14 и 5 D1. А выводы 14 и 5 D1 подключены к D3 там, где должна быть подключена кнопка №1 клавиатуры. То есть, происходит «замыкание кнопки» №1. Аналогичным образом, при подаче кода «010» происходит «замыкание кнопки» №2, при коде «011» — №3 А при коде «000» будет «замкнута кнопка» №8.

Старший разряд входного трехразрядного двоичного кода служит для переключения микросхем К561КП1. Пока в нем ноль, ноль присутствует на выводе 6 D1, а на выводе 6 D2, благодаря инвертору на V11, — единица.

Поэтому, при кодах от «000» до «011» работает D1, а при кодах от «100» до «111» будет работать D2 (a D1 будет выключена). Выходы (ключи) D2 подключены к D3 так, что имитируют нажатие кнопок №4, №5, №6 и №7, что соответствует входным кодам «100», «101», «110» и «111».

В остальном, что не касается клавиатуры, схема включения D3 — DTMF-шифратора особенностей не имеет. Низкочастотный сигнал, поступающий на модулятор радиоканала (или другого канала передачи аналогового сигнала) снимается с нагрузки выходного эмиттерного повторителя D3, которой служит резистор R4. Оптимальный уровень устанавливается его регулировкой.

Данная схема рассчитана на постоянную передачу двоичного трехразрядного кода, поэтому передача происходит всегда, при любом входном коде, включая и «000». Если эту схему использовать для одновременной передачи до трех команд, то от передачи кода «000» (то есть, когда все три команды выключены) можно отказаться. Для этого достаточно отключить вывод 12 D1. Теперь, при коде «000» DTMF-код не формируется.

В данной схеме на месте D3 можно использовать любую доступную микросхему кодера DTMF, например, отечественную КР1008 ВЖ27, соответственно её типовой схеме включения. Принимать команды может схема на любой микросхеме — декодере DTMF, например, на КР1008ВЖ18. Четвертый разряд ее выхода не используется.

декодер двоичного кода в десятичный 561ИД1 = CD4028A 176ИД1 = CD4028

Справочник по низкочастотным цифровым КМОП микросхемам
<<Пред.   Содержание   След.>>
ИД1 — декодер двоичного кода в десятичный
561ИД1 = CD4028A 176ИД1 = CD4028

  Входы   Выходы
D C B A 0 1 2 3 4 5 6 7 8 9
L L L L H L L L L L L L L L
L L L H L H L L L L L L L L
L L H L L L H L L L L L L L
L L H H L L L H L L L L L L
L H L L L L L L H L L L L L
L H L H L L L L L H L L L L
L H H L L L L L L L H L L L
L H H H L L L L L L L H L L
H L L L L L L L L L L L H L
H L L H L L L L L L L L L H
H L H L L L L L L L L L L L
H L H H L L L L L L L L L L
H H L L L L L L L L L L L L
H H L H L L L L L L L L L L
H H H L L L L L L L L L L L
H H H H L L L L L L L L L L

    Микросхема  4028A  4028A 564/561 564/561 164/176
Параметры (T=+25) при питании   E=+5   E=+10   E=+5   E=+10   E=+9
Выходной ток логического 0, мА   0.6-   1.2-   0.45   0.9   0.3
При выходном напряжении, В   0.5   0.5   0.8   1.0   —
Выходной ток логической 1, мА   0.45-   0.95-   0.32   0.65   0.3
При выходном напряжении, В   4.5   9.0   4.2   9.0   —
Задержки распространения, нс
от A-D до 0-9
-250-480 -100-180   -810   -320   250

Составитель: Козак Виктор Романович, email: [email protected]

Срезы ↓

  • Измерения
  • Микроконтроллеры
  • Силовая электроника
  • Электронные компоненты
  • Arduino
  • Автоматизация
  • Безопасность
  • Беспроводные технологии
  • Ветроэнергетика
  • Инструменты и технологии
  • САПР и ПО
  • Светотехника
  • Солнечная энергетика
  • Журналы:
    • РадиоЛоцман
    • Радиоежегодник
  • Авторам
  • Подписка на обновления
  • Реклама на РЛ
    • Размещение прайс листов
  • Сотрудничество
  • Контакты
  • РЛ в социальных сетях:
  • Privacy Policy
  • Change privacy settings

naf-st >> Цифровая техника >> Шифраторы и дешифраторы

  • Цифровая техника

Помнится где-то здесь рассматривались всякие коды. В двоичном, например, коде проще производить вычисления, двоично-десятичный и семисегментный нужны для отображения индикаторами. А надо бы преобразовывать все эти и другие виды кодов друг в друга.

Шифратор (кодер) — это устройство, представляющее собой преобразователь позиционного кода в двоичный. В позиционном коде число определяется позицией единиц в серии нулей, или позицией нуля в серии единиц. Например, если в серии десять нулей, имеется вот такой код 0001000000, то это эквивалентно числу 7 (счет ведется справа налево от нуля). Такой код служит для включения объектов или передачи данных на них. Для преобразования позиционного кода в двоичный составим малюхонькою табличку:

Позиционный код Двоичный код
8 7 6 5 4 3 2 1 22 21 20
0 0 0 0 0 0 0 1 0 0 0
0 0 0 0 0 0 1 0 0 0 1
0 0 0 0 0 1 0 0 0 1 0
0 0 0 0 1 0 0 0 0 1 1
0 0 0 1 0 0 0 0 1 0 0
0 0 1 0 0 0 0 0 1 0 1
0 1 0 0 0 0 0 0 1 1 0
1 0 0 0 0 0 0 0 1 1 1

Для наглядности, единицы, как видно, располагаются по диагонали. Если приглядимся к младшему разряду (20), то видно, что единице соответствуют единицы в позиционном коде, соответствующие числам 2, 4, 6, 8 (разрядам). Следовательно, эти разряды объединяются через схему ИЛИ. Аналогичные операции проходят над старшими разрядами. В результате получим вот такую схемку:



Рис. 1 — Реализация шифратора на логических элементах

Ахтунг: разряд 1 так и висит в воздухе, как на схеме. Согласно таблице, ей соответствует код 000.

Объяснять эту схему, пожалуй, не нужно. Все понятно.

Дешифратор (декодер) — устройство, преобразующее двоичный код в позиционный (или иной). Другими словами, дешифратор осуществляет обратный перевод двоичных чисел. Опять посмотрим на первую табличку. Единице в каком-либо разряде позиционного кода соответствует комбинация нулей и единиц в двоичном коде, а отсюда следует, что для преобразования необходимо иметь не только прямые значения переменных, но еще и инверсии. Посмотрим на схемку:



Рис. 2 — Реализация дешифратора на логических элементах

На схеме показаны всего четыре логических элемента И, хотя их должно быть восемь. Три инвертора создают инверсии переменных. Палки, спускающиеся в никуда на самом деле подводят сигналы прямого и инверсного кода к остальным четырем элементам И. Понятное дело, что нефиг их все рисовать. Если разрядов будет четыре, то элементы будут четырехвходовыми, понадобится четыре инвертора и 16 элементов И.

Семисегментный код необходим для отображения на цифровых индикаторах значений цифр от 0 до 9. Семисегментный, потому что цифры отображаются так называемыми сегментами, которых семь штук. Ниже приведена табличка соответствия между двоичным и семисегментным кодами.

Цифра Двоичный код Семисегментный код
8 4 2 1 a b c d e f g
0 0 0 0 0 1 1 1 1 1 1 0
1 0 0 0 1 0 1 1 0 0 0 0
2 0 0 1 0 1 1 0 1 1 0 1
3 0 0 1 1 1 1 1 1 0 0 1
4 0 1 0 0 0 1 1 0 0 1 1
5 0 1 0 1 1 0 1 1 0 1 1
6 0 1 1 0 1 0 1 1 1 1 1
7 0 1 1 1 1 1 1 0 0 0 0
8 1 0 0 0 1 1 1 1 1 1 1
9 1 0 0 1 1 1 1 1 0 1 1

Во, блин. Ну, в общем, на логике показывать не буду. Поскольку счетчик нам уже знаком, посмотрим на работу его совместно с дешифратором. Схема реальная, т. е. можно повторить.



Как видно, ничего сложного, все элементы схемы нам знакомы. На элементах DD1.1, DD1.2 (К561ЛА7) собран генератор тактовых импульсов. Резистор R1 и кондер С1 задают частоту следования импульсов. Формулу определения частоты следования я не помню, вспомню, напишу. Можно, если не в лом, определить эту самую частоту методом «научного тыка». В любом случае, если вместо постоянного резика воткнуть переменный, то частоту можно будет регулировать в некоторых пределах. С выхода генератора импульсы поступают на счетчик, выполненный на DD2. Это реверсивный двоично-десятичный счетчик с предустановкой. Вход ±1 определяет напрвление счета, вход 2/10 — режим (двоичный или десятичный). Вход V предназначен для разрешения записи в счетчик состояния информационных входов D0 — D3. Конкретно этому счетчику (561ИЕ14, 564ИЕ14) надо подать уровень лог. 1. Резик R2 и кондер C2 образуют дифференцирующую цепь. При включении питания короткий импульс на входе V, формируемый дифференцирующей цепью, разрешает запись в счетчик состояния входов D0 — D3. Поскольку эти выводы соединены с общим проводом, в счетчик записывается 0000, т. е. он обнуляется. Тактовый генератор фигачит импульсы, счетчик их считает и с его выходов 1-2-4-8 результат счета поступает на вход дешифратора DD3 (514ИД1). Это дешифратор двоичного кода в семисегментный. С выходов дешифратора сигналы (согласно второй таблице) поступают на входы семисегментного индикатора HL1, который кажет эту инфу, т. е. ряд цифр от 0 до 9. Внутри микрухи DD3 стоит DC. Это от буржуйского Decoder – по-нашински дешифратор. На выходе переноса p (выв. 7) счетчика DD2 при его переполнении формируется сигнал. Если взять следующие узлы: DD2, DD3, HL1 и влепить их снизу счетчика DD2, аналогично соединить соответствующие входы, кроме С, выход переноса (выв. 7) предыдущего счетчика соединить со входом С следующего, то получим многозначный индикатор. После отсчета 10 импульсов первым счетчиком, второй переключится на 1. Через следующие 10 импульсов второй счетчик увеличится еще на 1 и так далее. По такому принципу деления частоты работают, например, часы. Единственное, что там коэффициент пересчета другой (не 10, а 6), все-таки в минуте 60 сек. Этот счетчик тоже можно заставить считать до 6. Берем лог. элемент И, его входы соединяем с выходами 2-4 (выв. 11 и 14), а выход подключаем к дифференцирующей цепочке R2C2. Тогда при достижении числа 6 (0110) уровень лог. 1 на выходе элемента И сформирует не без помощи цепи R2C2 импульс, который запишет в счетчик 0000. И еще, увеличивая частоту генератора цифири будут бежать быстрее, например вот так:



Новости:





 

Сообщение в двоичном коде онлайн. Русский алфавит в двоичном коде

Двоичный переводчик — это инструмент для перевода двоичного кода в текст для чтения или печати. Вы можете перевести двоичный файл на английский, используя два метода; ASCII и Unicode.

Двоичная система счисления

Система двоичного декодера основана на числе 2 (основание). Он состоит только из двух чисел как системы счисления base-2: 0 и 1.

Хотя бинарная система применялась в различных целях в древнем Египте, Китае и Индии, она стала языком электроники и компьютеров современного мира. Это наиболее эффективная система для обнаружения выключенного (0) и включенного (1) состояния электрического сигнала. Это также основа двоичного кода в текст, который используется на компьютерах для составления данных. Даже цифровой текст, который вы сейчас читаете, состоит из двоичных чисел. Но вы можете прочитать этот текст, потому что мы расшифровали двоичный код перевод файл, используя двоичный код слова.

Что такое ASCII?

ASCII — это стандарт кодирования символов для электронной связи, сокращенный от Американского стандартного кода для обмена информацией. В компьютерах, телекоммуникационном оборудовании и других устройствах коды ASCII представляют текст. Хотя поддерживается много дополнительных символов, большинство современных схем кодирования символов основаны на ASCII.

ASCII — это традиционное название для системы кодирования; Управление по присвоению номеров в Интернете (IANA) предпочитает обновленное имя США-ASCII, которое поясняет, что эта система была разработана в США и основана на преимущественно используемых типографских символах. ASCII является одним из основных моментов IEEE.

Бинарный в ASCII

Первоначально основанный на английском алфавите, ASCII кодирует 128 указанных семибитных целочисленных символов. Можно печатать 95 кодированных символов, включая цифры от 0 до 9, строчные буквы от a до z, прописные буквы от A до Z и символы пунктуации. Кроме того, 33 непечатных контрольных кода, полученных с помощью машин Teletype, были включены в исходную спецификацию ASCII; большинство из них в настоящее время устарели, хотя некоторые все еще широко используются, такие как возврат каретки, перевод строки и коды табуляции.

Например, двоичное число 1101001 = шестнадцатеричное 69 (i — девятая буква) = десятичное число 105 будет представлять строчный I в кодировке ASCII.

Использование ASCII

Как уже упоминалось выше, используя ASCII, вы можете перевести компьютерный текст в человеческий текст. Проще говоря, это переводчик с бинарного на английский. Все компьютеры получают сообщения в двоичном, 0 и 1 серии. Тем не менее, так же, как английский и испанский могут использовать один и тот же алфавит, но для многих похожих слов у них совершенно разные слова, у компьютеров также есть своя языковая версия. ASCII используется как метод, который позволяет всем компьютерам обмениваться документами и файлами на одном языке.

ASCII важен, потому что при разработке компьютерам был дан общий язык.

В 1963 году ASCII впервые был коммерчески использован в качестве семибитного кода телепринтера для сети TWX (Teletype Writer eXchange) American Telephone & Telegraph. Первоначально TWX использовал предыдущую пятибитную ITA2, которую также использовала конкурирующая телепринтерная система Telex. Боб Бемер представил такие функции, как последовательность побега. По словам Бемера, его британский коллега Хью МакГрегор Росс помог популяризировать эту работу — «настолько, что код, который стал ASCII, впервые был назван Кодексом Бемера-Росса в Европе». Из-за его обширной работы ASCII, Бемер был назван «отцом ASCII».

До декабря 2007 года, когда кодировка UTF-8 превосходила ее, ASCII была наиболее распространенной кодировкой символов во Всемирной паутине; UTF-8 обратно совместим с ASCII.

UTF-8 (Юникод)

UTF-8 — это кодировка символов, которая может быть такой же компактной, как ASCII, но также может содержать любые символы Юникода (с некоторым увеличением размера файла). UTF — это формат преобразования Unicode. «8» означает представление символа с использованием 8-битных блоков. Количество блоков, которые должен представлять персонаж, варьируется от 1 до 4. Одной из действительно приятных особенностей UTF-8 является то, что он совместим со строками с нулевым символом в конце. При кодировании ни один символ не будет иметь байта nul (0).

Unicode и универсальный набор символов (UCS) ISO / IEC 10646 имеют гораздо более широкий диапазон символов, и их различные формы кодирования начали быстро заменять ISO / IEC 8859 и ASCII во многих ситуациях. Хотя ASCII ограничен 128 символами, Unicode и UCS поддерживают большее количество символов посредством разделения уникальных концепций идентификации (с использованием натуральных чисел, называемых кодовыми точками) и кодирования (до двоичных форматов UTF-8, UTF-16 и UTF-32-битных).).

Разница между ASCII и UTF-8

ASCII был включен как первые 128 символов в набор символов Unicode (1991), поэтому 7-разрядные символы ASCII в обоих наборах имеют одинаковые числовые коды. Это позволяет UTF-8 быть совместимым с 7-битным ASCII, поскольку файл UTF-8 с только символами ASCII идентичен файлу ASCII с той же последовательностью символов. Что еще более важно, прямая совместимость обеспечивается, поскольку программное обеспечение, которое распознает только 7-битные символы ASCII как специальные и не изменяет байты с самым высоким установленным битом (как это часто делается для поддержки 8-битных расширений ASCII, таких как ISO-8859-1), будет сохранить неизмененные данные UTF-8. 16. В дополнение к этому вы найдете применение двоичной системы счисления в математической ветви, известной как булева алгебра.

Ценности логики и истины относятся к этой области математики. В этом приложении заявлениям присваивается 0 или 1 в зависимости от того, являются ли они истинными или ложными. Вы можете попробовать преобразование двоичного в текстовое, десятичное в двоичное, двоичное в десятичное преобразование, если вы ищете инструмент, который помогает в этом приложении.

Преимущество двоичной системы счисления

Система двоичных чисел полезна для ряда вещей. Например, компьютер щелкает переключателями для добавления чисел. Вы можете стимулировать добавление компьютера, добавляя двоичные числа в систему. В настоящее время есть две основные причины использования этой компьютерной системы счисления. Во-первых, это может обеспечить надежность диапазона безопасности. Вторично и самое главное, это помогает минимизировать необходимые схемы. Это уменьшает необходимое пространство, потребляемую энергию и расходы.

Вы можете кодировать или переводить двоичные сообщения, написанные двоичными числами. Например,

(01101001) (01101100011011110111011001100101) (011110010110111101110101) является декодированным сообщением. Когда вы скопируете и вставите эти цифры в наш бинарный переводчик, вы получите следующий текст на английском языке:

Я люблю тебя

Это означает

(01101001) (01101100011011110111011001100101) (011110010110111101110101) = Я тебя люблю

таблицы

двоичный

шестнадцатеричный

Решил сделать такой ниструмент как преобразование текста в двоичный код и обратно, такие сервисы есть, но они как правило работают с латиницей, мой же транслятор работает с кодировкой unicode формата UTF-8 , который кодирует кириллические символы двумя байтами.На данный момент возможности транслятора ограничены двухбайтными кодировками т.е. китайские иероглифы транслировать не получиться, но я собираюсь исправить это досадное недоразумение.

Для преобразования текста в бинарное представление введите текст в левое окошко и нажмите TEXT->BIN в правом окошке появится его двоичное представление.

Для преобразования бинарного кода в текст введите кода в правое окошко и нажмите BIN->TEXT в левом окошке появится его символьное представление.

В случае, если перевод бинарного кода в текст или наоборот не получился — проверьте корректность ваших данных!

Обновление!

Теперь доступно обратное преобразование текста вида:

в нормальный вид. Для этого нужно поставить галочку: «Заменить 0 пробелами, а 1 заполнителем █». Затем вставьте текст в правое окошко: «Текст в бинарном представлении» и нажмите кнопку под ним «BIN->TEXT».

При копировании таких текстов нужно быть осторожным т.к. можно запросто потерять пробелы в начале или в конце. Например строка сверху имеет вид:

██ █ █ ███████ █ ██ ██ █ █ ███ ██ █ █ ██ █ ██ █ █ ██ █ ███ █ ██ █ █ ██ █ █ ███ ██ █ █ ███ ██ █ ██

а на красном фоне:

██ █ █ ███████ █ ██ ██ █ █ ███ ██ █ █ ██ █ ██ █ █ ██ █ ███ █ ██ █ █ ██ █ █ ███ ██ █ █ ███ ██ █ ██

видите сколько пробелов в конце можно потерять?

Если вам интересно узнать, как читать двоичные числа, важно понять, как работают двоичные числа. Двоичная система известна как система нумерации «base 2», что означает наличие двух возможных чисел для каждой цифры; один или ноль. Большие числа записываются путем добавления дополнительных двоичных единиц или нулей.

Понимание двоичных чисел

Знание того, как читать двоичные файлы, не является критичным для использования компьютеров. Но хорошо понять концепцию, чтобы лучше понять, как компьютеры хранят числа в памяти. Он также позволяет понимать такие термины, как 16-битные, 32-битные, 64-битные и измерения памяти, такие как байты (8 бит).

«Чтение» двоичного кода обычно означает перевод двоичного числа в базовое 10 (десятичное) число, с которым люди знакомы. Это преобразование достаточно просто выполнить в своей голове, когда вы поймете, как работает бинарный язык.

Каждая цифра в двоичном числе имеет определенное значение, если цифра не является нулем. После того как вы определили все эти значения, вы просто складываете их вместе, чтобы получить 10-значное десятичное значение двоичного числа. Чтобы увидеть, как это работает, возьмите двоичное число 11001010.

1. Лучший способ прочитать двоичное число — начать с самой правой цифры и двигаться влево. Сила этого первого местоположения равна нулю, то есть значение для этой цифры, если это не ноль, равно двум степеням нуля или единице. В этом случае, поскольку цифра является нулем, значение для этого места будет равно нулю.

2. Затем перейдите к следующей цифре. Если это один, то рассчитайте два в степени одного. Запишите это значение. В этом примере значение равно степени два, равной двум.

3. Продолжайте повторять этот процесс, пока не дойдете до самой левой цифры.

4. Чтобы закончить, все, что вам нужно сделать, это сложить все эти числа вместе, чтобы получить общее десятичное значение двоичного числа: 128 + 64 + 0 + 0 + 8 + 0 + 2 + 0 = 202 .

Заметка : Другой способ увидеть весь этот процесс в форме уравнения заключается в следующем: 1 x 2 7 + 1 x 2 6 + 0 x 2 5 + 0 x 2 4 + 1 x 2 3 + 0 x 2 2 + 1 x 2 1 + 0 х 2 0 = 20 .

Двоичные числа с подписью

Приведенный выше метод работает для базовых двоичных чисел без знака. Однако компьютерам нужен способ представления отрицательных чисел также с помощью двоичного кода.

Из-за этого компьютеры используют двоичные числа со знаком. В системе этого типа самая левая цифра известна как знаковый бит, а остальные цифры известны как биты амплитуды.

Чтение двоичного числа со знаком почти такое же, как и без знака, с одним небольшим отличием.

1. Выполните ту же процедуру, как описано выше для двоичного числа без знака, но остановитесь, как только вы достигнете самого левого бита.

2. Чтобы определить знак, осмотрите крайний левый бит. Если это единица, то число отрицательное. Если это ноль, то число положительное.

3. Теперь выполните те же вычисления, что и раньше, но примените соответствующий знак к числу, указанному крайним левым битом: 64 + 0 + 0 + 8 + 0 + 2 + 0 = -74 .

4. Бинарный метод со знаком позволяет компьютерам представлять числа, которые являются положительными или отрицательными. Однако он потребляет начальный бит, а это означает, что для больших чисел требуется немного больше памяти, чем для двоичных чисел без знака.

Двоичный код — это подача информации путем сочетания символов 0 или 1. Порою бывает очень сложно понять принцип кодирования информации в виде этих двух чисел, однако мы постараемся все подробно разъяснить.

Кстати, на нашем сайте вы можете перевести любой текст в десятичный, шестнадцатеричный, двоичный код воспользовавшись Калькулятором кодов онлайн .

Видя что-то впервые, мы зачастую задаемся логичным вопросом о том, как это работает. Любая новая информация воспринимается нами, как что-то сложное или созданное исключительно для разглядываний издали, однако для людей, желающих узнать подробнее о двоичном коде , открывается незамысловатая истина — бинарный код вовсе не сложный для понимания, как нам кажется. К примеру, английская буква T в двоичной системе приобретет такой вид — 01010100, E — 01000101 и буква X — 01011000. Исходя из этого, понимаем, что английское слово TEXT в виде двоичного кода будет выглядеть таким вот образом: 01010100 01000101 01011000 01010100. Компьютер понимает именно такое изложение символов для данного слова, ну а мы предпочитаем видеть его в изложении букв алфавита.

На сегодняшний день двоичный код активно используется в программировании, поскольку работают вычислительные машины именно благодаря ему. Но программирование не свелось до бесконечного набора нулей и единиц. Поскольку это достаточно трудоемкий процесс, были приняты меры для упрощения понимания между компьютером и человеком. Решением проблемы послужило создание языков программирования (бейсик, си++ и т.п.). В итоге программист пишет программу на языке, который он понимает, а потом программа-компилятор переводит все в машинный код, запуская работу компьютера.

Перевод натурального числа десятичной системы счисления в двоичную систему.

Чтобы перевести числа из десятичной системы счисления в двоичную пользуются «алгоритмом замещения», состоящим из такой последовательности действий:

1. Выбираем нужное число и делим его на 2. Если результат деления получился с остатком, то число двоичного кода будет 1, если остатка нет — 0.

2. Откидывая остаток, если он есть, снова делим число, полученное в результате первого деления, на 2. Устанавливаем число двоичной системы в зависимости от наличия остатка.

3. Продолжаем делить, вычисляя число двоичной системы из остатка, до тех пор, пока не дойдем до числа, которое делить нельзя — 0.

4. В этот момент считается, что двоичный код готов.0) = 4 + 2 + 1 = 7.

Немного из истории двоичной системы счисления.

Принято считать, что впервые двоичную систему предложил Готфрид Вильгельм Лейбниц, который считал систему полезной в сложных математических вычислениях и науке. Но по неким данным, до его предложения о двоичной системе счисления, в Китае появилась настенная надпись, которая расшифровывалась при использовании двоичного кода . На надписи были изображены длинные и короткие палочки. Предполагая, что длинная это 1, а короткая палочка — 0, есть доля вероятности, что в Китае идея двоичного кода существовала многим ранее его официального открытия. Расшифровка кода определила там только простое натуральное число, однако это факт, который им и остается.

Всем известно, что компьютеры могут выполнять вычисления с большими группами данных на огромной скорости. Но не все знают, что эти действия зависят всего от двух условий: есть или нет ток и какое напряжение.

Каким же образом компьютер умудряется обрабатывать такую разнообразную информацию?
Секрет заключается в двоичной системе исчисления. Все данные поступают в компьютер, представленные в виде единиц и нулей, каждому из которых соответствует одно состояние электропровода: единицам — высокое напряжение, нулям — низкое или же единицам — наличие напряжения, нулям — его отсутствие. Преобразование данных в нули и единицы называется двоичной конверсией, а окончательное их обозначение — двоичным кодом.
В десятичном обозначении, основанном на десятичной системе исчисления, которая используется в повседневной жизни, числовое значение представлено десятью цифрами от 0 до 9, и каждое место в числе имеет ценность в десять раз выше, чем место справа от него. Чтобы представить число больше девяти в десятичной системе исчисления, на его место ставится ноль, а на следующее, более ценное место слева — единица. Точно так же в двоичной системе, где используются только две цифры — 0 и 1, каждое место в два раза ценнее, чем место справа от него. Таким образом, в двоичном коде только ноль и единица могут быть изображены как одноместные числа, и любое число, больше единицы, требует уже два места. После ноля и единицы следующие три двоичных числа это 10 (читается один-ноль) и 11 (читается один-один) и 100 (читается один-ноль-ноль). 100 двоичной системы эквивалентно 4 десятичной. На верхней таблице справа показаны другие двоично-десятичные эквиваленты.
Любое число может быть выражено в двоичном коде, просто оно займет больше места, чем в десятичном обозначении. В двоичной системе можно записать и алфавит, если за каждой буквой закрепить определенное двоичное число.

Две цифры на четыре места
16 комбинаций можно составить, используя темные и светлые шары, комбинируя их в наборах из четырех штук Если темные шары принять за нули, а светлые за единицы, то и 16 наборов окажутся 16-единичным двоичным кодом, числовая ценность которого составляет от нуля до пяти (см. верхнюю таблицу на стр. 27). Даже с двумя видами шаров в двоичной системе можно построить бесконечное количество комбинаций, просто увеличивая число шариков в каждой группе — или число мест в числах.

Биты и байты

Самая маленькая единица в компьютерной обработке, бит — это единица данных, которая может обладать одним из двух возможных условий. К примеру, каждая из единиц и нулей (справа) означает 1 бит. Бит можно представить и другими способами: наличием или отсутствием электрического тока, дырочкой и ее отсутствием, направлением намагничивания вправо или влево. Восемь битов составляют байт. 256 возможных байтов могут представить 256 знаков и символов. Многие компьютеры обрабатывают байт данных одновременно.

Двоичная конверсия. Четырехцифровой двоичный код может представить десятичные числа от 0 до 15.

Кодовые таблицы

Когда двоичный код используется для обозначения букв алфавита или пунктуационных знаков, требуются кодовые таблицы, в которых указано, какой код какому символу соответствует. Составлено несколько таких кодов. Большинство ПК приспособлено под семицифровой код, называемый ASCII, или американский стандартный код для информационного обмена. На таблице справа показаны коды ASCII для английского алфавита. Другие коды предназначаются для тысяч символов и алфавитов других языков мира.

Часть таблицы кода ASCII

Двоичный декодер, используемый для декодирования двоичных кодов

Название «Декодер» означает перевод или декодирование кодированной информации из одного формата в другой, поэтому двоичный декодер преобразует «n» двоичных входных сигналов в эквивалентный код, используя 2 n выходов.

Двоичные декодеры — это еще один тип цифрового логического устройства, которое имеет входы 2-битных, 3-битных или 4-битных кодов в зависимости от количества строк ввода данных, поэтому декодер, имеющий набор из двух или более битов, будет быть определенным как имеющий n -битный код, и, следовательно, будет возможно представить 2 n возможных значений.Таким образом, декодер обычно декодирует двоичное значение в недвоичное, устанавливая ровно один из своих n выходов на логическую «1».

Если двоичный декодер получает n входов (обычно сгруппированных как одно двоичное или логическое число), он активирует один и только один из своих 2 выходов n на основе этого входа, при этом все остальные выходы деактивированы.

Так, например, инвертор ( НЕ-вентиль ) может быть классифицирован как двоичный декодер 1-2, поскольку 1 вход и 2 выхода (2 1 ) возможны, потому что с входом A он может производить два выхода A и A (не A), как показано.

Тогда мы можем сказать, что стандартный декодер с комбинационной логикой — это декодер n-to-m , где m ≤ 2 n , и чей выход Q зависит только от его текущих входных состояний. Другими словами, двоичный декодер смотрит на свои текущие входы, определяет, какой двоичный код или двоичное число присутствует на его входах, и выбирает соответствующий выход, который соответствует этому двоичному входу.

A Двоичный декодер преобразует закодированные входные данные в закодированные выходы, где коды входа и выхода различаются, а декодеры доступны для «декодирования» входного шаблона либо двоичного, либо BCD (код 8421) в типичный десятичный выходной код.Обычно доступные декодеры BCD-to-Decimal включают TTL 7442 или CMOS 4028. Обычно выходной код декодера обычно имеет больше битов, чем его входной код, а практические схемы «двоичного декодера» включают в себя 2-к-4, 3-к-8 и конфигурации от 4 до 16 линий.

Пример декодера от 2 до 4 строк вместе с его таблицей истинности дается как:

Двоичные декодеры 2-в-4

Этот простой пример выше двоичного декодера от 2 до 4 строк состоит из массива из четырех логических элементов И.2 двоичных входа, обозначенных A и B, декодируются в один из 4 выходов, отсюда и описание двоичного декодера 2-4. Каждый вывод представляет собой один из miniterm двух входных переменных (каждый вывод = miniterm).

Двоичные входы A и B определяют, какая выходная линия от Q0 до Q3 является «ВЫСОКОЙ» на логическом уровне «1», в то время как остальные выходы удерживаются «НИЗКИМ» при логическом «0», поэтому только один выход может быть активным (ВЫСОКИЙ) на в любой момент. Следовательно, какая бы выходная строка ни была «ВЫСОКОЙ», это идентифицирует двоичный код, присутствующий на входе, другими словами, она «расшифровывает» двоичный вход.

Некоторые двоичные декодеры имеют дополнительный входной контакт с надписью «Enable», который управляет выходами устройства. Этот дополнительный вход позволяет переключать выходы декодера в положение «ВКЛ» или «ВЫКЛ» по мере необходимости. Эти типы двоичных декодеров обычно используются как «декодеры адреса памяти» в приложениях микропроцессорной памяти.

74LS138 Двоичный декодер

Можно сказать, что двоичный декодер — это демультиплексор с дополнительной линией данных, которая используется для включения декодера. Альтернативный способ взглянуть на схему декодера — рассматривать входы A, B и C как сигналы адреса.Каждая комбинация A, B или C определяет уникальный адрес памяти.

Мы видели, что двоичный декодер с 2 на 4 строки (TTL 74155) может использоваться для декодирования любого 2-битного двоичного кода, чтобы обеспечить четыре выхода, по одному для каждой возможной комбинации входов. Однако иногда требуется иметь двоичный декодер с количеством выходов больше, чем доступно, поэтому, добавляя больше входов, декодер потенциально может обеспечить на 2 n больше выходов.

Так, например, декодер с 3 двоичными входами (n = 3) будет производить декодер строк от 3 до 8 (TTL 74138), а 4 входа (n = 4) будут производить декодер строк с 4 до 16 ( TTL 74154) и так далее.Но декодер также может иметь менее 2 n выходов, таких как BCD для семисегментного декодера (TTL 7447), который имеет 4 входа и только 7 активных выходов для управления дисплеем, а не полные 16 (2 4 ) выходы, как и следовало ожидать.

Здесь был реализован гораздо больший двоичный декодер с 4 (3 данных плюс 1 разрешающая способность) до 16 строк с использованием двух меньших декодеров с 3 по 8.

Конфигурация двоичного декодера от 4 до 16

Входы A, B, C используются для выбора того, какой выход на любом из декодеров будет иметь логическую «1» (ВЫСОКИЙ), а вход D используется с входом разрешения, чтобы выбрать, какой кодер первый или второй будет выводить «1». .

Однако существует ограничение на количество входов, которые могут использоваться для одного конкретного декодера, потому что по мере увеличения n количество логических элементов И, необходимых для создания выходного сигнала, также становится больше, что приводит к разветвлению ворот. раньше заставлял их становиться большими.

Этот тип активного «ВЫСОКОГО» декодера может быть реализован с использованием только инверторов, (НЕ вентилей) и логических элементов И. Удобно использовать логический элемент И в качестве основного элемента декодирования для вывода, поскольку он выдает выходной сигнал «ВЫСОКИЙ» или «логическая 1» только тогда, когда все его входы равны логической «1».

Но некоторые двоичные декодеры построены с использованием вентилей И-НЕ вместо вентилей И для их декодированного вывода, поскольку вентили И-НЕ дешевле в изготовлении, чем логические И, поскольку они требуют меньше транзисторов для реализации в их конструкции.

Использование логических элементов И-НЕ в качестве элемента декодирования приводит к активному «НИЗКОМУ» выходному сигналу, тогда как остальным будет «ВЫСОКИЙ». Поскольку вентиль И-НЕ производит операцию И с инвертированным выходом, декодер И-НЕ выглядит так со своей инвертированной таблицей истинности.

Двоичный декодер NAND 2-в-4 строк

Тогда для декодера И-НЕ только один выход может быть НИЗКИМ и равным логическому «0» в любой момент времени, при этом все остальные выходы будут ВЫСОКИМ при логической «1».

Декодеры также доступны с дополнительным входным контактом «Enable», который позволяет включать или выключать декодированный выход, применяя к нему логическую «1» или логический «0» соответственно. Так, например, когда вход разрешения находится на логическом уровне «0» (EN = 0), все выходы выключены при логическом «0» (для логических элементов И) независимо от состояния входов A и B.

Обычно для реализации этой разрешающей функции вентили И или И-НЕ с 2 входами заменяются вентилями И или И-НЕ с 3 входами.Дополнительный входной контакт представляет функцию включения.

Декодер адреса памяти

Двоичные декодеры чаще всего используются в более сложных цифровых системах для доступа к определенной области памяти на основе «адреса», созданного вычислительным устройством. В современных микропроцессорных системах требуемый объем памяти может быть довольно большим и обычно составляет более одной отдельной микросхемы памяти.

Одним из способов решения этой проблемы является соединение множества отдельных микросхем памяти вместе и считывание данных по общей «шине данных».Чтобы предотвратить одновременное «считывание» данных с каждой микросхемы памяти, каждая микросхема памяти выбирается индивидуально по отдельности, и этот процесс известен как Address Decoding .

В приложениях этого типа адрес представляет собой ввод кодированных данных, а выходы — это конкретные сигналы выбора элемента памяти. Каждая микросхема памяти имеет вход под названием Chip Select или CS , который используется MPU (микропроцессорным блоком) для выбора соответствующей микросхемы памяти при необходимости.Обычно логическая «1» на входе выбора микросхемы (CS) выбирает запоминающее устройство, а логическая «0» на входе отменяет его выбор.

Таким образом, выбирая или отменяя выбор каждого чипа по одному, мы можем выбрать правильное адресное устройство памяти для конкретной адресной ячейки. Преимущество декодирования адреса состоит в том, что когда мы указываем конкретный адрес памяти, соответствующая ячейка памяти существует ТОЛЬКО в одной из микросхем.

Например, предположим, что у нас есть очень простая микропроцессорная система, имеющая всего 1 КБ (одна тысяча байт) оперативной памяти и 10 доступных адресных строк памяти.Память состоит из устройств размером 128 × 8 бит (128 × 8 = 1024 байта), и для 1 КБ нам потребуется 8 отдельных микросхем памяти, но для выбора правильной микросхемы памяти нам также потребуется двоичный декодер от 3 до 8 строк. как показано ниже.

Расшифровка адреса памяти

Двоичному декодеру требуется только 3 адресные строки (от A 0 до A 2 ) для выбора каждой из 8 микросхем (нижняя часть адреса), в то время как оставшиеся 8 адресных строк (от A 3 до A 10 ) выберите правильную ячейку памяти на этой микросхеме (верхняя часть адреса).

После выбора ячейки памяти с помощью адресной шины информация в конкретной ячейке внутренней памяти отправляется на общую «шину данных» для использования микропроцессором. Это, конечно, простой пример, но принципы остаются неизменными для всех типов микросхем или модулей памяти.

Двоичные декодеры — очень полезные устройства для преобразования одного цифрового формата в другой, например, двоичных или двоично-десятичных данных в десятичные или восьмеричные и т. Д., И обычно доступными ИС декодеров являются двоичный декодер TTL 74LS138 3–8 строк или 74ALS154 4 декодер до 16 строк.Они также очень полезны для взаимодействия с 7-сегментными дисплеями, такими как TTL 74LS47, который мы рассмотрим в следующем руководстве.

Двоичный декодер

: что это такое? (Таблица истинности и логическая диаграмма)

Что такое двоичный декодер?

Двоичный декодер (иногда называемый просто «декодером») — это комбинационная логическая схема, которая преобразует двоичную информацию из n кодированных входов в максимум 2 n уникальных выходов.Двоичные декодеры используются в большом количестве приложений, особенно для мультиплексирования и демультиплексирования данных, а также для семисегментных дисплеев.

Но это определение может немного сбивать с толку … так для чего же на самом деле используется двоичный декодер?

Ну, двоичный декодер преобразует определенную последовательность входных битов в определенный шаблон .

Особенности этого шаблона будут зависеть от того, для чего вы используете двоичный декодер.

Чтобы объяснить это, давайте рассмотрим пример проблемы.

На рисунке 1 ниже показан двоичный декодер с одним разрешающим контактом и 3 входными линиями, что дает 8 строк на его выходе (как 2 3 = 8).

Выходная последовательность двоичного декодера для конкретного входного шаблона реализуется с использованием его таблицы истинности (примечание: таблица истинности — это математическая таблица, в которой перечислены выходные данные конкретной цифровой логической схемы для всех возможных комбинаций ее входов).

В таблице I показана таблица истинности для декодера на рисунке 1, которая показывает, что при низком разрешении все выходные линии имеют низкий уровень, независимо от входной последовательности.

Указывает на выключенное состояние декодера, которое также можно рассматривать как его состояние сброса.

Таким образом, чтобы реализовать функциональные возможности декодера, нужно поднять разрешающий вывод.

Таблица I показывает, что для входной последовательности I 2 I 1 I 0 = 000, выходной вывод O 0 декодера имеет высокий уровень, в то время как все остальные биты (от O 7 до O ) 1 ) остаются на низком уровне.

Аналогично, для входной последовательности 001 только O 1 имеет высокий уровень.Аналогичное наблюдение показывает, что только одна выходная линия имеет высокий уровень для любого заданного входного битового шаблона, т.е.

O 2 высокий уровень для 010, O 3 высокий уровень для 011, O 4 высокий уровень для 100, O 5 высокий для 101, O 6 высокий для 110 и O 7 высокий для 111.

Таким образом, логические уравнения для выходов декодера с 3 по 8, показанные на рисунке 1, даются следующим образом:

Уравнения ( 1) — (8) показывают, что декодер на рисунке 1 может быть спроектирован с использованием логического элемента И и НЕ, как показано на рисунке 2.

Это связано с тем, что выходные линии являются не чем иным, как логическим и либо входом (синие линии), либо его отрицанием (красные линии) с разрешающим сигналом (черная линия).

Аналогия, представленная здесь для декодеров от 3 до 8, применима для любого декодера от n до 2 n .

Однако выходной битовый шаблон не обязательно должен быть таким же, как объясненный.

Эти типы декодеров используются в таких приложениях, как мультиплексирование данных, семисегментный дисплей и т. Д.

Видео-объяснение двоичного декодера

Если вы предпочитаете видео-объяснение, мы объяснили двоичные декодеры в видео ниже.

Двоичные декодеры с использованием логических вентилей

Декодер — это логическая схема, которая преобразует кодированный ввод в «декодированный» вывод путем преобразования ввода в другой формат. Двоичные декодеры могут использоваться для:

  • Преобразование BCD / двоичного значения в «десятичный формат», «восьмеричный формат» или «шестнадцатеричный формат»,
  • Декодирование кода операции инструкции (этап декодирования цикла FDE).

Одной из ключевых характеристик декодера является количество входов и выходов его логической схемы. Обычно входной код имеет меньше битов, чем выходной код . В этом сообщении блога мы рассмотрим наиболее часто используемые двоичные декодеры: декодер 2-к-4, декодер 3-на-8 и декодер 4-на-16 .

Двоичный декодер 2-в-4

Двоичный декодер 2-в-4 имеет 2 входа и 4 выхода. Его можно использовать для преобразования любого 2-битного двоичного числа (от 0 до 3) в «десятичный», используя следующую таблицу истинности:

Схема логических вентилей двоичного декодера 2-к-4

Двоичный декодер 3-в-8

Двоичный декодер от 3 до 8 имеет 3 входа и 8 выходов.Его схема логических вентилей очень похожа на схему логических вентилей 2-4, объединяя несколько дополнительных вентилей НЕ и И для генерации 8 требуемых выходов. Его можно использовать для преобразования любого 3-битного двоичного числа (от 0 до 7) в «восьмеричное», используя следующую таблицу истинности:
Диаграмма логических вентилей
:

Схема логических вентилей двоичного декодера 3-к-8

Двоичный декодер 4-в-16

Двоичный декодер от 4 до 16 имеет 4 входа и 8 выходов. Его можно легко создать, объединив два декодера от 3 до 8 вместе, и можно использовать для преобразования любого 4-битного двоичного числа (от 0 до 15) в «шестнадцатеричное», используя следующую таблицу истинности.

Декодер команд

Обратите внимание, что декодер 4-в-16 может использоваться в качестве декодера команд для декодирования 4-битных кодов операций из недавно выбранной команды. Каждый выходной контакт соответствует одной из команд низкого уровня (например, в LMC: LDA, STA, ADD, SUB, BRP, BRZ, BRA, HLT и т. Д.…) . Так реализуется этап декодирования цикла FDE с использованием логических вентилей!

В то время как двоичные декодеры используются для реализации этапа декодирования стиля FDE, этап выборки реализуется с использованием мультиплексоров.

Декодирование отрицательного двоичного файла — онлайн-двоичные инструменты

Эта утилита на основе браузера преобразует отрицательные двоичные значения в отрицательные целые числа. Это обратная операция кодирования отрицательного двоичного файла, которая преобразует отрицательное целое число в его двоичное представление. Этот инструмент может декодировать шесть типов отрицательного двоичного представления — дополнение до двух, дополнение до единицы, знаковый бит, двоичное смещение, отрицательное основание два и наивную схему.Чтобы декодировать двоичное число, он отменяет процесс кодирования и выполняет шаги кодирования в обратном порядке. Например, при кодировании с дополнительным кодом до двух число сначала инвертируется, а затем к результату добавляется единица, но при декодировании с дополнительным кодом до двух то же самое делается в обратном порядке — сначала вычитается единица, а затем результат инвертируется. Чтобы декодировать отрицательное значение дополнения до одного, принимается просто обратное, поскольку кодирование, а декодирование в дополнительном коде — это просто операция инвертирования битов.В представлении битов знака этот инструмент удаляет самый старший бит, который указывает знак числа, и преобразует это число в основание десять. Двоичный метод смещения (также известный как избыточный код или смещенное представление) почти такой же, как и метод дополнения до двух, но в начале у него есть знаковый бит. Поэтому инструмент сначала удаляет самый старший бит, а затем применяет метод дополнения до двух к числу. К каждому выходному десятичному числу в этих четырех представлениях автоматически добавляется знак «-», поэтому эти представления не работают с положительными десятичными числами.В представлении с основанием минус 2 десятичное число x немедленно вычисляется по формуле x = a 0 (-2) n + a 1 (-2) n-1 +… + a n (-2) 0 . Коэффициенты a 0 , a 1 ,…, a n являются отдельными битами входного двоичного числа в представлении с основанием -2. Последний метод расшифровывается проще всего. Это наивный метод, который создает отрицательные двоичные числа с помощью знака «-», который ставится перед обычным двоичным числом.Чтобы декодировать это значение, двоичное число после знака минус преобразуется в десятичное, а затем на выходе отображается десятичное число вместе со знаком минус перед ним. Просто и легко! Двоичный декодер

— конструкция, типы и применение

Цифровой двоичный декодер — типы и конструкция

Что такое двоичный декодер?

Цифровая комбинационная схема, используемая для преобразования битов двоичного числа « n » в комбинацию « 2 n » или менее уникальных и отдельных выходных линий, называется цифровым декодером или двоичным декодером .Проще говоря, двоичный декодер используется для декодирования двоичных кодов и является противоположностью двоичных кодировщиков.

Имеется вход разрешения, который может включать и отключать всю цепь. Enable может быть активным при высоком уровне или активным при низком уровне. Активный высокий; когда вход разрешения высокий, декодер включен, когда его низкий уровень отключен. Активный низкий; когда входной сигнал включения низкий, декодер включен.

Фактически преобразует закодированную информацию из одного формата в другой. Другими словами, данные могут быть декодированы декодерами так же, как данные, закодированные кодерами , с точки зрения обратной операции.Декодер генерирует минимальные термины. Минимальные члены — это продукты ввода, что означает, что декодер состоит из логических элементов И и НЕ. Он может быть разработан с логическим элементом И-НЕ, учитывая, что выходной сигнал декодера будет инвертирован по отношению к декодеру логического элемента И.

Количество используемых логических элементов И равно количеству выходных строк (минимальных членов). Элемент НЕ используется для инвертирования каждой входной линии, поэтому количество элементов НЕ зависит от входных линий.

Каждый minterm связан с уникальным набором двоичных входов, когда эта конкретная комбинация двоичных входов применяется к декодеру, соответствующий выход устанавливается на высокий или низкий уровень в зависимости от используемого логического элемента (AND, NAND).

Типы декодеров

Некоторые из линейных декодеров подробно описаны ниже.

  • Двоичный декодер от 2 до 4
  • Декодер от 3 до 8
  • Декодер от 4 до 16

Также прочтите: Счетчик и типы электронных счетчиков

Декодер от 2 до 4

Этот декодер имеет 2 входных линий и 2 2 = 4 выходных линий. Входной сигнал находится в двоичном формате, поэтому будет 4 возможных комбинаций входов, и для каждой из этих комбинаций есть отдельная линия выхода, которая переходит в высокий или низкий уровень при использовании этих входов.Имеется активный вход высокого разрешения, который может включать и отключать весь декодер.

Построение 2–4-строчного декодера с использованием логического элемента И

В этом декодере для конкретной комбинации двоичных входов указанная выходная линия дает «1», а все остальные выходные линии становятся «0». Схема декодера от 2 до 4 строк с использованием логического элемента И приведена ниже после таблицы истинности.

Таблица истинности

Таблица истинности для 2–4 строчного декодера с использованием логического элемента И приведена ниже:

En — это бит разрешения, а A, B — входные линии. D 0 — D 3 — выходные линии.

Согласно таблице истинности «2–4 строчного декодера», выражение для вывода будет

D 0 = A̅B̅ = m 0 , D 1 = A̅B = m 1, D 2 = AB̅ = m 2, D 3 = AB = m 3

Для реализации этого выражения нам нужны два логических элемента НЕ и 4 логических элемента И для каждого минимального члена, как показано на рисунке ниже. .

Как видите, каждый из этих выходов представляет минимальный член m 0 , m 1 , m 2 , m 3 , что позволяет легко реализовать любую логическую функцию с двумя переменными. En применяется к каждому логическому элементу И всякий раз, когда En = 0, все выходные линии будут равны 0.

Пример:

Реализация полусумматора с использованием декодера

Логическая функция полусумматора может быть реализована с помощью 2-4 строчного декодера.

Сумма = A̅B + AB̅ = ∑ (m 1 + m 2 )

Carry = AB = m 3

Таким образом, 2 nd и 3 вывод декодера будет сложено по ИЛИ (сумма) для формирования суммы, а выход 4 th будет иметь вид Carry, как показано на рисунке ниже.

Построение 2–4-строчного декодера Использование логических элементов И-НЕ

Логический элемент И-НЕ инвертирует логический элемент И, поэтому использование логического элемента И-НЕ вместо логического элемента И в декодере инвертирует выходной сигнал декодера. Для конкретной комбинации входного сигнала отдельная строка вывода будет давать «0» вместо 1, а все остальные выходы будут «1».

Таблица истинности

Таблица истинности для 2-4-строчного декодера, использующего логический элемент И-НЕ , дана ниже .En — это бит разрешения, а A, B — входные линии. D 0 -D 3 — выходные линии.

Согласно таблице истинности выражение для вывода будет;

0 = A̅B̅, D̅ 1 = A̅B, D̅ 2 = AB̅, D̅ 3 = AB

Реализация этого выражения с использованием вентилей NAND показана на рисунке ниже. Используются 4 логических элемента NAND и 2 логических элемента NOT.

Этот декодер выдает «0» на отдельной выходной строке для конкретной двоичной входной комбинации.

Декодер от 3 до 8 строк

Этот декодер имеет 3 двоичных входа и 8 линий вывода. 3 двоичных входа означают, что существует 8 различных комбинаций входов, и для каждой комбинации входов есть отдельная линия вывода, на которую нужно реагировать.

Он также известен как двоично-восьмеричный декодер, потому что он преобразует двоичный формат в восьмеричное число, где каждая строка вывода представляет число в восьмеричной системе.

Декодер от 3 до 8 строк с использованием логических элементов И

Для конкретной комбинации входов одна выходная линия имеет значение «1», а все остальные выходы становятся «0».Принципиальная схема 3-8-строчного декодера с использованием логических элементов И приведена ниже сразу после таблицы истинности.

Таблица истинности

Таблица истинности для декодера от 3 до 8 строк с использованием логического элемента И приведена ниже. En — это бит разрешения, а A, B, C — входные линии. D 0 -D 7 — выходные линии.

Согласно таблице истинности, выходное выражение имеет вид:

D 0 = A̅B̅C̅ D 1 = A̅B̅C D 2 = A̅BC̅ D 3 = A̅BC 29

9 4 = AB̅C̅ D 5 = AB̅C D 6 = ABC̅ D 7 = ABC

Эти выражения могут быть реализованы с использованием 8 вентилей И и 4 вентилей НЕ, как показано на рисунке ниже.

Каждый вывод представляет минимальный член, и поэтому его можно использовать для реализации любой логической функции от 3 переменных.

Декодер от 3 до 8 строк Использование декодера от 2 до 4 строк

Декодер от 3 до 8 строк может быть выполнен с двумя 2–4 строчными декодерами с разрешающими входами, как показано на рисунке ниже.

Enable En будет приниматься как входной MSB, когда En = 0, верхний декодер будет включен и выход D 0 -D 3 будет сгенерирован на основе комбинации входов A, B.И когда En = 1, тогда включается нижний декодер и вывод D 4 -D 7 будет сгенерирован на основе входа A, B.

Реализация полного сумматора

Может быть реализован полный сумматор с декодером от 3 до 8 строк. Полный сумматор имеет 3 входа C в , A, B и 2 выхода Sum и Carry. Выражение SOP для суммы и переноса:

Sum = C̅ в A̅B + C̅ в AB̅ + C в A̅B̅ + C в AB = ∑ (m 1 + m 2 + m 4 + m 7 )

Перенести = C̅ дюйм AB + C дюйм A̅B + C дюйм AB̅ + C дюйм AB = ∑ (m 3 + m + m + m 5 + m 6 + m 7 )

Таким образом, указанные минимальные члены (выходные данные) декодера будут объединены (сумма) вместе для формирования полного сумматора, как показано на рисунке ниже:

Декодер от 3 до 8 строк с использованием логических элементов И-НЕ

Для конкретной комбинации 3-битных двоичных входов одна из 8 выходных линий будет давать «0», а все остальные выходные линии будут давать «1».

Таблица истинности

Таблица истинности для декодера от 3 до 8 строк, использующего логический элемент И-НЕ , дана ниже . E — бит разрешения, а A, B, C — входные линии. D 0 -D 7 — выходные линии.

Согласно таблице истинности декодера от 3 до 8 строк, логическое выражение для:

0 = A̅B̅C̅ D̅ 1 = A̅B̅C D̅ 2 = A̅BC̅ D̅ ̅ 3 = A̅BC̅ D̅ ̅ 3 8

4 = AB̅C̅ D̅ 5 = AB̅C D̅ 6 = ABC̅ D̅ 7 = ABC

Эти выходные выражения могут быть реализованы с использованием 8 вентилей NAND и 4 вентилей NOT, как показано на рисунке ниже .

Двоичный декодер Конфигурация и вывод ИС

Это ИС на основе шлюза NAND. Одна строка вывода даст «0» на уникальной комбинации двоичных входов.

Входами IC являются C, B, A. Enable G̅L̅ известен как Latch-enable. Когда он переходит от низкого к высокому, он сохраняет входные данные и обеспечивает вывод, соответствующий сохраненному входу, игнорируя предстоящие изменения во входных данных, пока G̅L̅ высокий. Когда G̅L̅ имеет низкий уровень, вход не сохраняется.

Декодер будет выдавать только выходной сигнал и только тогда, когда G̅2̅ и G1 установлены в LOW и HIGH соответственно, в противном случае все выходные линии будут в состоянии HIGH «1».

74137 TTL-декодер от 3 до 8 строк с конфигурациями выводов

Конфигурация выводов IC 74137 TTL декодер от 3 до 8 строк.

907 907 C, MSB 907
Номер пина Конфигурация
1 Вход A, LSB
2 2
4 Активный низкий уровень включения, G̅L̅
5 Активный низкий уровень включения, G̅2̅
6 Выход Y 7
8 GND
9 Выход Y 6
9026 9026 11 Выход Y 4
12 Выход положите Y 3
13 Выход Y 2
14 Выход Y 1

0297

16 Vcc, источник питания

Применение двоичных декодеров

Двоичные декодеры широко используются в системах цифровой электроники.Ниже приведены некоторые общие приложения и способы использования декодеров :

  • Он используется как декодер от двоичного к десятичному.
  • Он используется в качестве декодера адреса в системах памяти компьютера и идентификации местоположения памяти ЦП.
  • Он также используется в качестве декодера команд в блоке управления центрального процессора (ЦП).
  • Из них также можно сделать полусумматор и полный сумматор.
  • Декодеры также используются для выбора различных задач для памяти в микропроцессорных системах памяти, выбора различных устройств для ввода / вывода микропроцессора, включения различных функциональных блоков при декодировании инструкций микропроцессора, включения различных строк и блоков памяти в зависимости от адреса в микросхемах памяти.
  • Декодеры используются в семисегментных дисплеях, а также для демультиплексирования данных.

Вы также можете прочитать:

Типы двоичных декодеров, приложения

По сути, декодер — это комбинационная логическая схема, которая преобразует кодированный ввод в кодированные выводы при условии, что оба они отличаются друг от друга. Декодер имени означает перевод закодированной информации из одного формата в другой. Таким образом, входной код обычно имеет меньше битов, чем выходное кодовое слово.

Цифровой декодер преобразует набор цифровых сигналов в соответствующий десятичный код.Декодер также является наиболее часто используемой схемой до использования кодировщика. Закодированные данные декодируются для пользовательского интерфейса в большинстве устройств вывода, таких как мониторы, дисплеи калькуляторов, принтеры и т. Д., Один раз после того, как информация кодируется кодировщиками. В этой статье мы собираемся изучить различные типы двоичных декодеров.

Двоичные декодеры

Двоичный декодер — это комбинационная схема с множеством входов и выходов, которая преобразует двоичный код из n входных строк в один из 2n выходных кодов.Они используются, когда необходимо активировать ровно один из 2n выходов на основе n-битового входного значения.

На рисунке ниже показана общая структура двоичного декодера, в котором закодированная информация принимается на n входных строках, а вывод производится на 2n возможных выходных строках.

Обычно декодеры снабжены входами разрешения, чтобы активировать декодированный выход на основе входных данных. Например, в случае кода BCD 4 битовых комбинаций от 0000 до 1001 достаточно для представления десятичных цифр от 0 до 9.

В зависимости от количества входных линий входы двоичного кода могут быть 2-битными, 3-битными или 4-битными кодами. При наличии 2n линий он активирует один из своих выходов, деактивируя (делая логический 0) все остальные входы, когда он получает n входов.

Обычно количество битов в выходном коде больше, чем битов во входном коде. Наиболее часто используемые на практике двоичные декодеры — это декодеры 2–4, декодеры 3–8 и двоичные декодеры 4–16 строк.

Двоичный декодер 2-в-4

В двоичном декодере 2 в 4 два входа декодируются в четыре выхода, следовательно, он состоит из двух входных линий и 4 выходных линий.Только один выход активен в любое время, в то время как другие выходы поддерживаются на уровне логического 0, а выход, который удерживается активным или высоким, определяется двумя двоичными входами A и B.

На рисунке ниже показана таблица истинности для декодера 2-в-4. Для данного входа выходы с Y0 по Y3 имеют высокий уровень активности, если вход разрешения EN имеет высокий уровень (EN = 1). Когда на обоих входах A и B низкий уровень (или A = B = 0), выход Y0 будет активным или высоким, а все остальные выходы будут низкими.

Когда A = 0 и B = 1, выход Y1 будет активен, а когда A = 1 и B = 0, тогда будет активен выход Y2.Когда на обоих входах высокий уровень, на выходе Y3 будет высокий уровень. Если бит разрешения равен нулю, тогда все выходы будут установлены в ноль. Эта взаимосвязь между входами и выходами четко проиллюстрирована в приведенной ниже таблице истинности.

Из приведенной выше таблицы истинности мы можем получить логическое выражение для каждого вывода как

Эти выражения могут быть реализованы с использованием основных логических вентилей. Таким образом, ниже представлена ​​логическая схема линейного декодера с 2 на 4, которая реализована с помощью вентилей НЕ и И.Два логических элемента НЕ или инвертора обеспечивают дополнительный вход.

Общая разрешающая линия подключена к каждому логическому элементу И, так что, когда EN = 0, все выходы равны нулю, а если EN = 1, зависит от входов A и B, вырабатываются выходы. Каждый выход представляет собой одно из значений двух входных переменных.

Также возможно спроектировать декодер 2-в-4 с использованием логических элементов И-НЕ, как показано на рисунке ниже вместе с таблицей истинности. Это построено по принципу максимума членов как выходов.Чтобы сгенерировать minterms, мы должны использовать логические элементы NAND, которые действуют как инверторы. Если оба входа равны нулю (A = B = 0), Y0 будет нулем, если A = 0 и B = 1, то Y1 будет 1 и так далее.

Следовательно, только один выход будет низким для любых комбинаций входов в данный момент времени, а все остальные выходы будут высокими. Этот тип декодеров доступен в формах IC, поэтому в зависимости от требований приложения могут быть изготовлены от 3 до 8, от 4 до 16 и от 5 до 32 декодеров.

Декодер 3-в-8

В декодере от 3 до 8 три входа декодируются в восемь выходов.Он имеет три входа как A, B и C и восемь выходов от Y0 до Y7. На основе комбинаций трех входов выбирается только один из восьми выходов.

На рисунке ниже показана таблица истинности декодера от 3 до 8. Вход включения предназначен для активации декодированного выхода в зависимости от комбинаций входов A, B и C. Предположим, что если A = B = 1 и C = 0, то выход Y6 равен 1, а все остальные выходы равны нулю. Итак, из таблицы истинности minterms представляет каждое выходное уравнение и задается как

.

Используя приведенные выше выражения минимального члена для каждого выхода, схема декодера 3-8 может быть реализована с использованием трех вентилей НЕ и восьми вентилей И.Каждый вентиль НЕ обеспечивает дополнение к входу, а вентиль И генерирует один из минтермов.

Также включить вход активировать декодированный выход в зависимости от входных данных. Логическая схема этого декодера показана ниже.

Только один из восьми выходов имеет высокий уровень в данный момент для конкретной комбинации входов, поэтому этот декодер также называется декодером 1-из-8. Предположим, что когда ABC = 011, тогда только логический элемент И 4 имеет все входы на высоком уровне, поэтому Y3 имеет высокий уровень.

Также 3-битные двоичные числа на входе преобразуются в восемь цифр на выходе (что эквивалентно восьмеричной системе счисления), вот как; он также называется двоично-восьмеричным декодером

Также возможно представить каждое выходное уравнение с использованием максимальных членов.В этом случае в логической схеме выполняется операция инверсии, чем в схеме с минимальными членами. На рисунке ниже показана таблица истинности декодера от 3 до 8 строк с использованием логических элементов NAND. Каждый вывод в таблице дает максимальное представление термина.

В данный момент только на одном выходе низкий уровень, а на всех остальных выходах высокий уровень. Например, когда A = B = 1 и C = 0, тогда выход Y6 равен нулю, а все остальные выходы имеют высокий уровень, как показано на рисунке ниже.

Как видно из приведенной выше таблицы, декодер от 3 до 8 строится с использованием трех вентилей И-НЕ и трех вентилей НЕ.Вентили НЕ генерируют дополнение ввода, в то время как вентили И-НЕ генерируют максимальное количество членов каждого вывода, как показано на рисунке ниже.

Декодер 4-в-16

Декодер с 4 на 16 состоит из 4 входов и 16 выходов. Подобно всем декодерам, обсужденным выше, в этом также только один выход будет низким в данный момент, а все остальные выходы будут высокими (с использованием maxterms).

Таблица истинности этого типа декодера показана ниже. Если вход этого декодера равен 1000, тогда выход Y8 будет низким, а все остальные выходы будут высокими, как показано на рисунке.Так будет для всех входных комбинаций.

Из приведенной выше таблицы истинности можно реализовать декодер с 4 по 16, используя 4 логических элемента НЕ и 16 декодирующих вентилей И-НЕ. Для декодирования всех возможных комбинаций входных 4-битных сигналов требуется шестнадцать (24 = 16) шлюзов декодирования.

Важно отметить, что все логические элементы И-НЕ, реализованные в этой схеме, производят активные низкие выходы, как показано на рисунке.

Поскольку он выбирает один из 16 выходов на основе конкретной комбинации входов, эти декодеры также называются декодерами 1 из 16.А также его вывод представляет шестнадцать цифр в шестнадцатеричной системе счисления, этот тип декодера также называется декодером двоичного в шестнадцатеричный.

Можно комбинировать или каскадировать два или более декодеров для создания декодера с большим количеством входных битов с использованием разрешающего входа декодера. На рисунке ниже показана каскадная комбинация двух декодеров с 3 по 8 строк. Он состоит из четырех входов A, B, C и Enable E и 16 выходов от Y0 до Y7.

Одна из входных переменных используется как разрешающий вход первого декодера 3-4, и этот же вход дополняется и подключается как разрешающий вход второго декодера.Решение о том, какой декодер будет активирован, зависит от наиболее значимой входной переменной, а другие входные переменные передаются в каждый декодер.

Когда входной сигнал разрешения равен нулю, тогда верхний декодер включен, а другой отключен. Затем восемь выходов верхнего декодера генерируют minterms с 0000 по 0111. Аналогично, когда параметр enable равен 1, нижний декодер включен, а верхний — отключен. Таким образом, нижние выходы декодера генерируют minterms от 1000 до 1111.

Приложения декодеров

Декодеры

широко используются в приложениях, где конкретный выход или группа выходов активируются только при возникновении определенной комбинации входных уровней.Очень часто эти входные уровни обеспечиваются выходами регистра или счетчика.

Когда счетчик или регистр непрерывно пульсируют входы декодера, выходы будут активироваться последовательно. И эти выходы могут использоваться в качестве сигналов последовательности или сигналов синхронизации для переключения устройств в определенное время.

Двоично-десятичный декодер

Декодеры используются для получения десятичной цифры, соответствующей определенной входной комбинации. Число BCD требует 4 двоичных цифр для представления десятичных цифр от 0 до 9, поэтому оно состоит из 4 входных строк.Он состоит из 10 строк вывода, соответствующих от 0 до 9 десятичных цифр. Т

Этот тип декодера также называется декодером от 1 до 10. Для конкретной комбинации входов будет активирован выход, соответствующий десятичному эквиваленту входной комбинации.

Декодеры адресов

Среди множества вариантов использования декодер широко используется для декодирования определенной области памяти в системе памяти компьютера. Декодеры принимают адресный код, сгенерированный ЦП, который представляет собой комбинацию битов адреса для определенного места в памяти.

В системе памяти объединены несколько микросхем памяти, и каждая из них имеет свой уникальный адрес, который можно отличить от других ячеек памяти.

В таких случаях декодер, встроенный в схему ИС памяти, используется для выбора ИС памяти в ответ на диапазон адресов путем декодирования наиболее значимых битов системного адреса, тем самым выбирается конкретная ячейка памяти или ИС.

В более сложной системе памяти ИС или микросхемы памяти расположены в нескольких банках.Когда микропроцессор хочет получить доступ к одному или нескольким байтам за раз, эти банки должны быть выбраны одновременно или индивидуально.

В таких случаях необходимо активировать более одного декодера. Для этого используются каскадные декодеры или чаще всего декодеры заменяются программируемыми логическими устройствами.

Декодер инструкций

Еще одно применение декодера можно найти в блоке управления центрального процессора. Этот декодер используется для декодирования программных инструкций, чтобы активировать определенные линии управления, чтобы выполнялись различные операции в ALU ЦП.

Основы, работа, таблицы истинности и принципиальные схемы

Декодер — это тип комбинационной схемы, которая декодирует небольшое битовое значение в большое битовое значение. Обычно он используется в сочетании с кодировщиками, которые делают прямо противоположное тому, что делает декодер, поэтому прочтите здесь о кодировщиках, прежде чем переходить к декодерам. Опять же, как и кодеры, существует множество типов декодеров , но количество выходных линий в декодере всегда будет больше, чем количество входных линий.В этом руководстве мы узнаем, как работает декодер и как его создать для нашего проекта.

Базовый принцип декодера:

Как было сказано ранее, декодер — это всего лишь часть кодировщика. Он принимает определенное количество двоичных значений в качестве входных данных и затем декодирует их в большее количество строк с помощью логики. Ниже показан пример декодера , который принимает 2 строки в качестве входных и преобразует их в 4 строки.

Другое практическое правило с декодерами заключается в том, что если количество входов рассматривается как n (здесь n = 2), то количество выходов всегда будет равно 2 n (2 2 = 4), что в нашем случае четыре.Декодер имеет 2 линии ввода и 4 линии вывода; поэтому этот тип декодера называется декодером 2: 4. Два входных контакта обозначены как I1 и I0, а четыре выходных контакта — от O0 до O3, как показано выше.

Также важно знать, что обычный декодер, подобный показанному здесь, имеет недостаток, заключающийся в невозможности различить состояние обоих входов, равных нулю (не подключенных к другим цепям), и низкого уровня обоих входов (логический 0). Этот недостаток можно решить с помощью Priority Decoder , о котором мы узнаем позже в этой статье.Таблица истинности обычного декодера показана ниже

.

Из таблицы истинности декодера мы можем написать логическое выражение для каждой строки вывода, просто проследив, где на выходе будет высокий уровень, и сформировать логику И на основе значений I1 и I0. Он очень похож на метод Encoder, но здесь мы используем логику AND вместо логики OR. Логические выражения для всех четырех строк приведены ниже, где символ (.) Представляет логику И, а символ (‘) представляет логику НЕ

.
  O  0  = I  1  ’.I  0 
  O  1  = I  1  ’.I  0  
  O  2  = I  1  .I  0 
  O  3  = I  1  .I  0   

Теперь, когда у нас есть все четыре выражения, мы можем преобразовать эти выражения в схему комбинационного логического элемента, используя элементы И и НЕ. Просто используйте вентиль И вместо (.) И вентиль НЕ (инвертированная логика) вместо (‘), и вы получите следующую логическую схему.

Построим принципиальную схему декодера 2: 4 на макетной плате и проверим, как она работает в реальной жизни. Чтобы заставить его работать как аппаратное обеспечение, вы должны использовать ИС логического элемента, например 7404 для элемента НЕ и 7408 для элемента И . Два входа I0 и I1 обеспечиваются нажатием кнопки, а выход отслеживается с помощью светодиодных индикаторов. Как только вы установите соединение на макетной плате, это будет выглядеть примерно так, как на картинке ниже

.

Плата питается от внешнего источника + 5 В, который, в свою очередь, питает IC затвора через контакты Vcc (контакт 14) и заземления (контакт 7).Входной сигнал подается с помощью кнопок, когда он нажат, это логическая 1, а когда он не нажат, он дает логический 0, понижающий резистор номиналом 1 кОм также добавляется вдоль входных линий для предотвращения плавающего состояния контактов. Выходные линии (от O0 до O3) подаются через эти красные светодиоды, если они светятся, это логическая 1, иначе это логический 0. Полная работа этой схемы декодера показана на видео ниже

.

Обратите внимание, что таблица истинности для каждого входа отображается в верхнем левом углу, и светодиод также светится в таком же порядке.Точно так же мы можем создать комбинационную логическую схему для всех типов декодеров и построить их на подобном оборудовании. Вы также можете изучить готовые микросхемы декодера, если ваш проект их устраивает.

Недостатки стандартных декодеров:

Как и энкодер, стандартный декодер также страдает той же проблемой: если оба входа не подключены (логика X), выход не останется равным нулю. Вместо этого декодер будет рассматривать его как логический 0, и бит O0 будет установлен в высокий уровень.

Приоритетный декодер:

Итак, мы используем приоритетный декодер для решения этой проблемы, этот тип декодера имеет дополнительный входной вывод, помеченный как «E» (Enable), который будет соединен с действующим выводом приоритетного декодера. Блок-схема для приоритетного декодера показана ниже.

Таблица истинности для кодировщика приоритета также показана ниже, здесь X означает отсутствие соединения, «1» представляет высокий логический уровень, а «0» представляет собой низкий логический уровень.Обратите внимание, что бит включения равен 0, когда на входных линиях нет соединения, и, следовательно, выходные линии также останутся нулевыми. Таким образом мы сможем преодолеть вышеупомянутый недостаток.

Как всегда, из таблицы истинности мы можем получить логическое выражение для выходных строк с O0 по O3. Логическое выражение для приведенной выше таблицы истинности показано ниже. Если вы присмотритесь, то заметите, что выражение такое же, как и в обычном декодере 2: 4, но бит включения (E) был преобразован в AND с выражением.

  O  0  = E.I  1  ’.I  0 
  O  1  = E.I  1  ’.I  0  
  O  2  = E.I  1  .I  0 
  O  3  = E.I  1  .I  0   

Комбинационная логическая диаграмма для приведенного выше логического выражения может быть построена с использованием пары инверторов (НЕ вентилей) и вентилей И с тремя входами. Просто замените символ (‘) на инверторы и (.) с логическим элементом И, и вы получите следующую логическую диаграмму.

3: 8 Декодеры:

Есть также несколько декодеров более высокого порядка , таких как 3: 8 Decoder и 4:16 Decoder , которые используются чаще. Эти декодеры часто используются в корпусах IC для усложнения схемы. Также очень распространено комбинирование декодеров более низкого порядка, таких как декодеры 2: 4, для формирования декодеров более высокого порядка. Например, мы знаем, что декодер 2: 4 имеет 2 входа (I0 и I1) и 4 выхода (от O0 до O3), а декодер 3: 8 имеет три входа (от I0 до I2) и восемь выходов (от O0 до O7).Мы можем использовать следующие формулы для вычисления количества декодеров более низкого порядка (2: 4), необходимых для формирования декодера более высокого порядка, такого как декодер 3: 8.

  Требуется   Количество декодеров нижнего порядка = м2 / м1 
  Где, 
  м2 -> количество выходов для декодера младшего разряда 
  m1 -> количество выходов для декодера более высокого порядка  

В нашем случае значение m1 будет 4, а значение m2 будет 8, поэтому, применяя эти значения в приведенных выше формулах, мы получаем

  Требуемое количество декодеров 2: 4 для декодеров 3: 8 = 8/4 = 2  

Теперь мы знаем, что нам понадобятся два декодера 2: 4, чтобы сформировать декодер 3: 8, но как эти два соединить для сбора.На приведенной ниже блок-схеме показано, что

Как вы можете видеть, входы A0 и A1 подключены как параллельные входы для обоих декодеров, а затем вывод включения первого декодера используется как A2 (третий вход). Инвертированный сигнал A2 подается на вывод Enable второго декодера для получения выходов Y0 — Y3. Здесь выходы от Y0 до Y3 называются четырьмя нижними терминами, а выходы Y4-Y7 — четырьмя старшими терминами. Минтермы низшего порядка получают из второго декодера, а минтермы более высокого порядка получают из первого декодера.Хотя один заметный недостаток в этом типе комбинационного дизайна заключается в том, что у декодера не будет вывода включения, что делает его уязвимым для проблем, которые мы обсуждали ранее.

4:16 Декодер:

Подобно декодеру 3: 8, декодер 4:16 также может быть построен путем объединения двух декодеров 3: 8. Для декодера 4:16 у нас будет четыре входа (от A0 до A3) и шестнадцать выходов (от Y0 до Y15). Тогда как для декодера 3: 8 у нас будет только три входа (от A0 до A2).

Мы уже использовали формулы для расчета количества требуемых декодеров, в этом случае значение m1 будет 8, поскольку декодер 3: 8 имеет 8 выходов, а значение m2 будет 16, поскольку декодер 4:16 имеет 16 выходов. , поэтому применяя эти значения в приведенных выше формулах, мы получаем

  Требуемое количество декодеров 3: 8 для декодера 4:16 = 16/8 = 2  

Следовательно, для построения декодера 4:16 нам требуются два декодера 3: 8, расположение этих двух декодеров 3: 8 также будет похоже на то, что мы делали ранее.Блок-схема для соединения этих двух декодеров 3: 8 вместе показана ниже.

Здесь выходы от Y0 до Y7 рассматриваются как восемь нижних терминов, а выходы с Y8 по Y16 считаются как восемь верхних терминов. Нижние правые минтермы создаются напрямую с использованием входов A0, A1 и A2. Те же сигналы также поступают на три входа первого декодера, но вывод включения первого декодера используется как четвертый входной вывод (A3).

alexxlab

Добавить комментарий

Ваш адрес email не будет опубликован. Обязательные поля помечены *