Site Loader

Содержание

Элементы схемотехники. Логические схемы


Информатика. 10 класса. Босова Л.Л. Оглавление

§ 21. Элементы схемотехники. Логические схемы


Элементы схемотехники. Логические схемы

Любое устройство компьютера, выполняющее арифметические или логические операции, может рассматриваться как преобразователь двоичной информации: значения входных переменных для него — последовательность нулей и единиц, а значение выходной функции — новая двоичная последовательность. Необходимые преобразования информации в блоках компьютера производятся логическими устройствами двух типов: комбинационными схемами и цифровыми автоматами с памятью.

В комбинационной схеме набор выходных сигналов в любой момент времени полностью определяется набором входных сигналов.

В цифровых автоматах с памятью набор выходных сигналов зависит не только от набора входных сигналов, но и от внутреннего состояния данного устройства.

Такие устройства всегда имеют память.

Схемотехника — научно-техническое направление, занимающееся проектированием, созданием и отладкой электронных схем и электронных устройств различного назначения.


21.1. Логические элементы

Логический элемент — это устройство с л входами и одним выходом, которое преобразует входные двоичные сигналы в двоичный сигнал на выходе.

Работу любого логического элемента математически удобно описать как логическую функцию, которая упорядоченному набору из нулей и единиц ставит в соответствие значение, также равное нулю или единице.

В схемотехнике широко используются логические элементы, представленные в таблице 4.2.

Таблица 4.2

Условные обозначения типовых логических элементов

Логический элемент И (конъюнктор) реализует операцию логического умножения. Единица на выходе этого элемента появится тогда и только тогда, когда на всех входах будут единицы.

Опишите подобным образом логические элементы ИЛИ (дизъюнктор), НЕ (инвертор), И-НЕ, ИЛИ-НЕ.

Однотипность сигналов на входах и выходах позволяет подавать сигнал, вырабатываемый одним элементом, на вход другого элемента. Это позволяет из двухвходовых элементов «собирать» многовходовые элементы (рис 4.7), а также синтезировать произвольные комбинационные схемы, соединяя в цепочки отдельные логические элементы.

Рис. 4.7. Схема и обозначение четырёхвходового конъюнктора

Пример. По заданной логической функции F(A, В) =  & В v А &  построим комбинационную схему (рис. 4.8).

Построение начнём с логической операции, которая должна выполняться последней. В данном случае такой операцией является логическое сложение, следовательно, на выходе логической схемы должен быть дизъюнктор. На него сигналы подаются с двух конъюнкторов, на которые в свою очередь подаются один входной сигнал нормальный и один инвертированный (с инверторов).

Рис. 4.8. Комбинационная схема функции F(A, В) =  & В v А & 


21.2. Сумматор

Из отдельных логических элементов можно составить устройства, производящие арифметические операции над двоичными числами.

Электронная логическая схема, выполняющая суммирование двоичных чисел, называется сумматором.

Вспомним схему сложения двух n-разрядных двоичных чисел (рис. 4.9).

Рис. 4.9. Схема сложения двух n-разрядных двоичных чисел

Заметим, что при сложении цифр в i-м разряде мы должны сложить цифру ai числа а, цифру bi числа b, а также рi — перенос из (i — 1)-го разряда. В результате сложения должны получиться цифра результата s

i и цифра переноса (0 или 1) в следующий разряд pi+1.

Основываясь на этих рассуждениях, построим таблицу истинности для функций, которые в зависимости от цифр ai, bi и pi получают цифры si и pi+l.

Вам известен алгоритм построения логического выражения по таблице истинности. Воспользуемся им и запишем выражение для функции pi+1:

Попытаемся упростить это выражение, воспользовавшись тем, что A v А = А. Основываясь на этом законе, включим в имеющуюся дизъюнкцию ещё два слагаемых вида ai & bi & pi, причём на основании коммутативного и ассоциативного законов преобразуем полученное выражение к виду:

Полученное выражение означает, что функция рi+1 принимает значение 1 только для таких комбинаций входных переменных, когда хотя бы две переменные имеют единичные значения. Обратите внимание на то, что такой вывод можно сделать и в результате анализа таблицы истинности.

По таблице истинности можем записать выражение для si:

Его также можно попытаться преобразовать к более короткому виду. Но можно пойти другим путём и провести более тщательный анализ таблицы истинности для функции si.

Из таблицы видно, что значение si равно 1, если все входные сигналы равны 1. Этому соответствует выражение ai

 & bi & pi = 1.

Или значение si равно 1, если в комбинации входных сигналов есть единственная 1, т. е. единица среди переменных есть, но нет одновременно двух переменных, значения которых равны

1. Это можно записать так:

Следовательно, s,- можно записать так:

Можно попытаться самостоятельно провести преобразование логического выражения, полученного по таблице истинности для si к итоговому виду. Но, чтобы убедиться в равносильности этих двух выражений, достаточно построить таблицу истинности для второго из них.

Полученные выражения позволяют реализовать одноразрядный двоичный сумматор схемой, представленной на рисунке 4.10.

Рис. 4.10. Схема одноразрядного сумматора

Выразить si и pi+1 можно и другими формулами. Например, самое короткое выражение для si имеет вид: si = ai ⊕ bi ⊕ pi, что позволяет построить сумматор, используя другие логические элементы.

Сложение n-разрядных двоичных чисел осуществляется с помощью комбинации одноразрядных сумматоров (условное обозначение одноразрядных сумматоров приведено на рисунке слева).


21.3. Триггер

Триггер (от англ. trigger — защёлка, спусковой крючок) — логический элемент, способный хранить один разряд двоичного числа.

Триггер был изобретён в 1918 году М. А. Бонч-Бруевичем.

Михаил Александрович Бонч-Бруевич (1988-1940) — русский и советский радиотехник, основатель отечественной радиоламповой промышленности. Работал в области радиовещания и дальней связи на коротких волнах. В 1918 году М. А. Бонч-Бруевич предложил схему переключающего устройства, имеющего два устойчивых рабочих состояния, под названием «катодное реле». Это устройство впоследствии было названо триггером.

Самый простой триггер — RS. Он состоит из двух логических элементов ИЛИ-HE, входы и выходы которых соединены кольцом: выход первого соединён со входом второго и выход второго — со входом первого. Схема RS-триггера представлена на рисунке 4.11.

Рис. 4.11. Логическая схема RS-триггера

Триггер имеет два входа: S (от англ. set — установка) и R (от англ. reset — сброс) и два выхода: Q (прямой) и  (инверсный). Принцип его работы иллюстрирует следующая таблица истинности:

Если на входы поступают сигналы R = 0 и S = O, то триггер находится в режиме хранения — на выходах Q и  сохраняются установленные ранее значения.

Если на установочный вход S на короткое время поступает сигнал 1, то триггер переходит в состояние 1 и после того, как сигнал на входе S станет равен 0, триггер будет сохранять это состояние, т. е. будет хранить 1.

При подаче 1 на вход R триггер перейдёт в состояние 0.

Подача на оба входа S и R логической единицы может привести к неоднозначному результату, поэтому такая комбинация входных сигналов запрещена.

Триггер используется для хранения информации в оперативной памяти компьютера, а также во внутренних регистрах процессора. Для хранения одного байта информации необходимо 8 триггеров, для килобайта — 8 • 1024 триггеров. Оперативная память современных компьютеров содержит миллионы триггеров.

В целом же компьютер состоит из огромного числа логических устройств, образующих все его узлы и память.


САМОЕ ГЛАВНОЕ

Необходимые преобразования информации в блоках компьютера производятся логическими устройствами двух типов: комбинационными схемами и цифровыми автоматами с памятью.

В комбинационной схеме набор выходных сигналов в любой момент времени полностью определяется набором входных сигналов. Дискретный преобразователь, который выдаёт после обработки двоичных сигналов значение одной из логических операций, называется логическим элементом. Электронная логическая схема, выполняющая суммирование двоичных чисел, называется сумматором.

В цифровых автоматах с памятью набор выходных сигналов зависит не только от набора входных сигналов, но и от внутреннего состояния данного устройства. Такие устройства всегда имеют память. Триггер — логический элемент, способный хранить один разряд двоичного числа. Оперативная память современных компьютеров содержит миллионы триггеров.

В целом же компьютер состоит из огромного числа логических устройств, образующих все его узлы и память.


Вопросы и задания

1. Что такое логический элемент? Перечислите базовые логические элементы?

2. По логическому выражению

  требуется разработать логическое устройство. Какие логические элементы необходимы для его создания?

3. Найдите значение выходного сигнала в приведенной схеме, если:

1) А = 0 и В = 0;
2) А = 0 и В = 1;
3) А = 1 и В = 0;
4) А = 1 и В = 1.

4. Определите логическое выражение преобразования, выполняемого схемой:

5. Постройте логические схемы для следующих функций:

6. Постройте схему устройства, выполняющего преобразование информации в соответствии с данной таблицей истинности:

7. Пусть в некотором конкурсе вопрос о допуске того или иного участника к следующему туру решается тремя членами жюри: А, В и С. Решение положительно тогда и только тогда, когда хотя бы двое членов жюри высказываются за допуск, причём среди них обязательно должен быть председатель жюри А. Необходимо разработать устройство для голосования, в котором каждый член жюри нажимает на одну из двух кнопок — «За» или «Против», а результат голосования всех трёх членов жюри определяется по тому, загорится (участник допускается) или нет (участник не допускается) сигнальная лампочка. Составьте схему устройства, которое на выходе выдавало бы 1, если участник допускается к следующему туру, и 0, если не допускается.

8. Существует 16 логических устройств, имеющих два входа (16 логических функций от двух переменных). Реализуйте их комбинационные схемы с помощью логических элементов И, ИЛИ, НЕ.

9. Если при суммировании не учитывается признак переноса, то соответствующая логическая схема называется полусумматором. По имеющейся таблице истинности постройте логическую схему полусумматора.

10. Что такое триггер? В чём основное отличие триггера от таких логических элементов, как инвертор или конъюнктор?

11. Подготовьте краткую биографическую справку о нашем выдающемся соотечественнике М. А. Бонч-Бруевиче. В чём заключается его вклад в развитие вычислительной техники?


Оглавление

§ 20. Преобразование логических выражений

§ 21. Элементы схемотехники. Логические схемы

§ 22. Логические задачи и способы их решения


Конспект уроке по информатике на тему «Логические функции. Построение логических схем. 8 класс

Логические функции. Построение логических схем.

Логическая функция – однозначное соответствие каждой из возможных комбинаций значений логических переменных одной из логических констант.

Логическая переменная – логический аргумент, который может принимать только одно из двух возможных значений: логический ноль или логическая единица.

Логический преобразователь – устройство, которое получает сигналы (0 или 1), обрабатывает их в соответствии с логической операцией и выдает сигнал (0 или 1) на выходе.

Логическое выражение – символическая запись на языке математической логики, составленная из логических переменных или логических констант, объединенных логическими операциями.

Логическая схема – схема соединения преобразователей, соответствующих логическим операциям логической функции.

Конспект.

Тема: «Логические функции. Построение логических схем»

Цель: сформировать представления об основных логических функциях (конъюнкция, дизъюнкция, отрицание), таблицах истинности логических функций и логических схемах;

Обучающие задачи:

  • Образовательная: научить составлять таблицы истинности для логических функций; научить строить логические схемы для логических функций с помощью основных базовых логических элементов; научить выписывать соответствующую логическую функцию из логической схемы.

  • Развивающая: создать условия для развития познавательного интереса учащихся, способствовать развитию памяти, внимания, логического мышления;

  • Воспитательная: привитие навыков самостоятельности в работе, воспитание аккуратности, дисциплинированности.

Действие учителя

Действия учеников

Организационный момент 1 мин

Приветствие учащихся, настрой их на дальнейшую работу.

Здороваются с учителем.

Актуализация знаний 5 мин

На прошлом уроке мы учились составлять и решать логические выражения.

Повторим теоретические вопросы по прошлой теме.

Что понимается под логическим выражением? Приведите примеры логических выражений.

Как в логическом выражении обозначаются простые высказывания, значения высказываний и логические операции?

Каков приоритет выполнения логических операций в логическом выражении?

К каким видам информации могут быть применены логические операции?

В каком виде должна быть представлена информация для выполнения с ней логических операций?

Как выполняется логическая операция с многоразрядным двоичным кодом?

Сообщение темы и постановка целей урока 1мин

На прошлом уроке мы выяснили, как решать логические выражения.

Сегодня на уроке мы поговорим о логических функциях и научимся строить логические схемы для логической функции.

Изучение нового материала 22 мин

Если значение логического выражения необходимо найти для всех возможных комбинаций значений логических переменных, то говорят, что надо найти значение логической функции. Когда речь идет о логической функции, то тогда каждой комбинации значений логических переменных соответствует одна из двух логических констант — «истина» или «ложь».

Запишем определение логической функции с презентации.

Логическую переменную логической функции называют логическим аргументом, который может принимать только одно из двух возможных значений: логический ноль или логическая единица. Значение логической функции F(A), как правило, зависит от значения логического аргумента А.

Запишите определение в тетрадь.

Способом описания логической функции является таблица истинности, которая позволяет для каждого набора логических аргументов описать единственное значение логической функции.

Рассмотрим, как это выполнять на примере.

Пример. Найти и записать в виде множества все возможные значения логической функции F(A)=НЕ А И (А ИЛИ НЕ В).

Для нахождения всех значений логической функции необходимо составить таблицу истинности.

Для начала надо определить последовательность выполнения логических операций.

Откройте на телефоне таблицу, которую я вам скинула на почту.

Заполните заголовок таблицы именами логических переменных и логическими операциями. Сравните с таблицей на доске.

Следующим шагом будет заполнение первых двух столбцов. Выписываем в порядке возрастания все возможные комбинации значений логических аргументов А и В.

Учитывая последовательность выполнения логических операций, вычислим значение каждой логической операции для каждого набора значений логических аргументов, получив в результате все возможные значения логической функции.

Какие возможные значения у вас получились?

Сравним с ответами на доске.

Ответ запишем в виде множества полученные значения логической функции для всех значений логических аргументов. Значения выписываем сверху вниз.

Ответ: F(A, B) = {1000}.

На примере мы разобрали, как составлять таблицу истинности для логической функции и решать ее.

Если значения логических функций совпадают для всех значений логических аргументов, то такие логические функции называют равнозначными.

Сравним значения нашей функции со значениями новой функции, которая представлена на доске. Что мы можем сказать про данные функции?

Каждая из трех основных логических операций, которые мы с вами прошли, в компьютере выполняется с помощью отдельного логического преобразователя, имеющего так называемые входы и выходы. Логический преобразователь для выполнения логического отрицания имеет один вход и один выход. Логические преобразователи для выполнения логического умножения и сложения имеют два входа и один выход. Выпишите определение логического преобразователя.

На каждый вход этих логических преобразователей подается сигнал – одно из двух разных состояний (есть ток – нет тока; включено – выключено; намагничено – не намагничено). При этом на выходе также появляется сигнал – одно из двух состояний, который определяется логическим преобразователем автоматически в соответствии с таблицей истинности для логической операции. Каждое из таких состояний может кодироваться нулем или единицей.

Каждый логический преобразователь, выполняющий одну из трех основных логических операций, имеет свое условное обозначение. Посмотрите на слайд и перерисуйте к себе в тетрадь.

Схема соединения преобразователей, соответствующих логическим операциям логической функции, называется логической схемой. Запишите определение в тетрадь. Правильность построения логической схемы можно проверить, сравнив результат работы логических преобразователей логической схемы со значением соответствующей логической функции, записанным в таблице истинности для каждого набора значений логических элементов.

Записывают основные понятия в тетради.

Примеры записывают в рабочую тетрадь.

1. НЕ В

2. А ИЛИ НЕ В

3. НЕ А

4. НЕ А И (А ИЛИ НЕ В)

1.А=0, В=0

2.А=0, В=1

3.А=1, В=0

4.А=1, В=1

1000

Они равнозначные, т.к. значения совпадают для каждого набора.

Закрепление полученных знаний 10 мин

Разберем теорию на примере.

Построим логическую схему для логической функции

F(A, B)=НЕ А И (А ИЛИ НЕ В).

Для начала определим порядок выполнения логических операций.

Определим логические аргументы для логической функции. Это А и В. Нарисуем и подпишем линии, соответствующие этим логическим аргументам. Выполним поочередное соединение логических преобразователей в соответствии с порядковым номером логических операций.

У нас получилась следующая схема, теперь проверим ее. В начале урока мы решали пример и составляли таблицу истинности к данной функции.

Присвоим А=1, В=0. Какое значение принимает наша функция по таблице истинности?

Какой результат мы получим если присвоим такие же значения А и В?

Составьте самостоятельно таблицу истинности(1) и логическую схему (2) для следующих функций:

  1. F(A, B) = А И НЕ В

  2. F(A, B) = НЕ (А И В) И (А ИЛИ В)

1.А=0, В=0

2.А=0, В=1

3.А=1, В=0

4.А=1, В=1

F(A, B)=0

F(A, B)=0

Подведение итогов урока 1 мин

Работа современных компьютеров основана на использовании электронных логических преобразователей. Объединение миллионов таких электронных компонентов позволяет создавать микропроцессор, микросхемы оперативной памяти и другие устройства.

И мы познакомились с данной работой.

Домашнее задание

Домашнее задание: стрю 214 номер 310, 311 (1 вариант-1 столбец; 2-2), 312(1 в-1, 2 в-2)..

Логические основы построения компьютера Лекция 4

Логические основы построения компьютера Лекция № 4

Основные формы мышления Понятие Высказывание Умозаключение

Основные операции алгебры логики Инверсия Конъюнкция Дизъюнкция Импликация Эквивалентность Неравнозначность

Инверсия А или Таблица истинности инверсии А 0 1 1 0

Конъюнкция А&В Аx. В АВ Таблица истинности конъюнкции А 0 0 1 1 В 0 1 А&В 0 0 0 1

Дизъюнкция А+В Таблица истинности дизъюнкции А 0 0 1 1 В 0 1 0 1 1 1

Импликация А→В Таблица истинности импликации А 0 0 1 1 В 0 1 А→В 1 1 0 1

Эквивалентность А↔В А≡В А~В Таблица истинности эквивалентности А В А↔В 0 0 1 0 1 0 0 1 1 1

Неравнозначность Таблица истинности неравнозначности А В 0 0 1 1 1 0

Примеры сложных логических выражений

Порядок выполнения логических операций 1) отрицание 2) конъюнкция 3) дизъюнкция 4) неравнозначность 5) эквивалентность 6) импликация

Вычислить значение выражения при a = 1, b = 2, c = 4. 1 2 3 4 5 6

Законы алгебры логики Закон идемпотентности А&А=А АνА=А Закон коммутативности АνВ= ВνА А&В= В&А Закон ассоциативности (AνB)νC=Aν(BνC) (A&B)&C=A&(B&C)

Законы алгебры логики Законы дистрибутивности Законы де Моргана Закон двойного отрицания

Законы алгебры логики Закон исключения третьего Закон противоречия Действия с логическими константами

Формулы поглощения Формулы склеивания

Правила замены импликации эквивалентности неравнозначности

Упрощение сложных логических выражений это замена их на равносильные на основе законов алгебры логики с целью получения выражения более простой формы. Согласно правилам замены импликации и равнозначности = применим закон поглощения для дизъюнкции =

Упрощение сложных логических выражений Применим закон де Моргана = На основании закона исключения третьего получаем результат = 1

Упрощение сложных логических выражений Таблица истинности функции a b 0 0 1 1 0 1 1 1 0 0 1 1

Логические основы построения компьютера (продолжение) Лекция № 4

Основные логические элементы 1 & & НЕ И И-НЕ 1 1 ИЛИ-НЕ

Переход от логической схемы к формуле логической функции

На входы логической схемы подана следующая комбинация входных параметров: х1=1, х2=1, х3=1. 1 0 0 0 1 1 1 Какая комбинация значений будет на выходе?

Переход от логической функции к логической схеме 1 А 1 В 1 & 1

Составление логической схемы на основе таблицы истинности логической функции Совершенная дизъюнктивная нормальная форма (СДНФ) : Таблица f(x, y, z) x y z f 0 0 0 1 1 1 0 0 1 1 0 1 0 1 1 1 0 0 1 0

Упростим полученное выражение: Применяя законы исключенного третьего и исключения констант, имеем: Вынесем логический множитель y за скобки, а к скобочному выражению применим дистрибутивный закон: Применяя закон де Моргана имеем:

Составление логической схемы на основе таблицы истинности логической функции

Построить логическую схему полусумматора. Эта схема должна суммировать два одноразрядных двоичных числа и вырабатывать их сумму s и перенос в следующий разряд р. 0 + 0 = 0, 0 + 1 = 1, 1 + 0 = 1, 1 + 1 = 10 Таблица истинности полусумматора а b s p 0 0 0 1 1 0 1 0 1

a = 1 b s a & p Логическая схема полусумматора b s Полусумматор p Условное обозначение полусумматора

Являются ли данные логические схемы равносильными?

Логической функции F соответствует логическая схема Составить формулу логической функции F и таблицу истинности по данной логической схеме

Решение текстовых логических задач Формальный несколько шагов: способ решения логических задач предполагает 1. Выделить из условия задачи элементарные (простые) высказывания и обозначить их буквами. 2. Записать условие задачи на языке алгебры логики, соединив простые высказывания в сложные с помощью логических операций. 3. Составить единое логическое выражение для всех требований задачи (иногда единое выражение составлять не требуется). 4. Используя таблицы истинности логических операций, построить таблицу истинности для рассматриваемого выражения (или таблицы для отдельных сложных выражений). 5. Выбрать решение – набор значений простых высказываний, при котором построенное логическое выражение является истинным (или выполняется условие истинности отдельных сложных высказываний). 6. Проверить, удовлетворяет ли полученное решение условию задачи.

Решение текстовых логических задач На вопрос, кто из трех студентов изучал логику, был получен ответ: «Если изучал первый, то изучал и второй, но неверно, что если изучал третий, то изучал и второй» . Кто из студентов изучал логику? Простые высказывания Р 1 — первый студент изучал логику Р 2 — второй студент изучал логику Р 3 — третий студент изучал логику

Решение текстовых логических задач P 1 P 2 P 3 0 0 0 1 0 1 1 1 0 0 1 1 1 0 0 1 1 1 0 0 1 0 0 0 0

Логические элементы ТТЛ–технологии — КиберПедия

 

Логические элементы (узлы) предназначены для выполнения различных логических (функциональных) операций над дискретными сигналами при двоичном способе их представления.

Преимущественное распространение получили логические элементы потенциального типа. В них используются дискретные сигналы, нулевому значению которых соответствует уровень низкого потенциала, а единичному значению – уровень высокого потенциала (отрицательного или положительного). Связь потенциального логического элемента с предыдущим и последующими узлами в системе осуществляется непосредственно, без применения реактивных компонентов. Благодаря этому преимуществу именно потенциальные логические элементы нашли почти исключительное применение в интегральном исполнении в виде микросхем. С позиций использования логических микросхем потенциального типа и проводится далее рассмотрение логических элементов.

Логические биполярные микросхемы чаще выполняют на транзисторах типа п-р-п снапряжением питания Ек> 0. Этим объясняется, что используемые здесь сигналы имеют положительную полярность. Уровню высокого положительного потенциала («1») на выходе соответствует закрытое состояние транзистора, а уровню низкого потенциала («0») – его открытое состояние. С этой точки зрения, в частности, и следует понимать действие сигнала на входе логического элемента, имеющего непосредственную связь с другими элементами в конкретной схеме. Для упрощения уровень низкого потенциала сигнала полагаем равным нулю, а процесс перехода транзистора из одного состояния в другое – достаточно быстрым.

Логические интегральные микросхемы являются элементами, на основе которых выполняются схемы цифровой техники.

 

Логический элемент ИЛИ. Логический элемент ИЛИ имеет несколько входов и один общий выход. Его условное обозначение показано на рис. 6.1, а.

Логический элемент ИЛИ выполняет операцию логического сложения (дизъюнкции):

F = х1+ х2+ х3+ … + хn,

 

где F – функция;

х1 х2, х3,…, хnаргументы (переменные, двоичные сигналы на входах).

Здесь функция F = 0, когда все ее аргументы равны нулю, и F = 1 при одном, нескольких или всех аргументах, равных единице.

Работу схемы двухвходового логического элемента ИЛИ иллюстрирует таблица истинности.

 

Рис. 6.1. УГО элемента ИЛИ (а), его таблица истинности

 

На практике возможны случаи, когда число входов используемого логического элемента ИЛИ превышает количество входных сигналов. Неиспользуемые входы заземляют. Тем самым исключается возможность прохождения помех через элемент ИЛИ от наводок по неиспользованным входам.

 

Логический элемент И. Логический элемент И также имеет несколько входов и один выход. Его условное обозначение показано на рис. 6.2, а.

Логический элемент И выполняет операцию логического умножения (конъюнкции):

F = х1х2х3• … • хn.

 

Здесь функция F = 0, когда хотя бы один из ее аргументов равен нулю, и F = 1 при всех аргументах, равных единице.

Рис. 6.2. Условное обозначение логического элемента И (а),

его таблица истинности

 

Работу схемы двухвходового логического элемента И иллюстрирует таблица истинности. Элемент И является схемой совпадения: сигнал «1» на выходе появляется при совпадении сигналов «1» на всех входах.

В случае применения логического элемента И, имеющего число входов, большее количества входных сигналов, неиспользуемые входы элемента соединяют с шиной «+» источника питания (подают сигнал логической «1»). Это уменьшает вероятность прохождения помех на выход элемента И от наводок по неиспользованным входам. Поведение логического элемента будет зависеть от комбинации входных сигналов.

 

Логический элемент НЕ. Логический элемент НЕ имеет один вход и один выход. Его условное обозначение показано на рис. 6.3, а.

Рис. 6.3. Условное обозначение логического элемента НЕ (а),

его таблица истинности

Элемент НЕ выполняет операцию инверсии (отрицания), в связи, с чем его часто называют логическим инвертором. Им реализуется функция

F = х.

 

Сигналу х = 0 на входе соответствует F = 1 и, наоборот, при х = 1 F = 0.

Работу схемы логического элемента НЕ иллюстрируют таблица истинности.

Логический элемент НЕ представляет собой ключевую схему на транзисторе (рис. 6.4.). Открытое состояние транзистора обеспечивается заданием тока базы, вводящего транзистор в режим насыщения.

Рис. 6.4. Схема логического элемента НЕ. Условное обозначение логического элемента ИЛИ – НЕ (а), его функциональный эквивалент (б)

и таблица истинности (в)

Логический элемент ИЛИ – НЕ. Условное обозначение логического элемента ИЛИ – НЕ показано на рис. 6.5, а. Он объединяет элементы ИЛИ и НЕ с очередностью проведения операций, показанной на рис. 6.5 , б. В связи с этим входным сигналам, равным единице, соответствует логический «0» на выходе, а при нулевых сигналах на всех входах F = 1. Для двухвходового элемента ИЛИ – НЕ соотношение иллюстрирует таблица истинности, приведенная на рис. 6.5, в.

Функциональная операция, выполняемая элементом ИЛИ – НЕ при n входах, определяется выражением

 

F = xl + x2+ x3 + … + хn.

 

На рис. 6.6 приведена схема логического элемента ИЛИ – НЕ, представляющая собой последовательное соединение элемента ИЛИ на диодах и элемента НЕ. Логические схемы подобного сочетания определяют, в частности, класс элементов так называемой д и о д н о-транзисторной логики (ДТЛ).

 

Рис. 6.6

 

Логический элемент И – НЕ. Условное обозначение логического элемента И – НЕ показано на рис. 6.7, а. Ему эквивалентна структурная схема, показанная на рис 6.7, б. Логической «1» на всех информационных входах соответствует логический «0» на выходе элемента. При логическом «0» на одном из входов создается логическая «1» на выходе. Для двухвходового элемента И – НЕ сказанное отражено в таблице истинности на рис. 6.7, в. Логическая функция элемента И – НЕ при п входах отвечает выражению

 

F = xlx2x3 • … • хn.

 

 

Рис. 6.7.

 

 
 

На рис. 6.8 приведена другая схема элемента И–НЕ, реализованная на транзисторах Схемы такого типа образуют класс элементов так называемой транзисторно-транзисторной логики (ТТЛ).

Рис. 6.8.

Основой этого класса элементов является использование многоэмиттерного транзистора Тм. Функция многоэмиттерного транзистора сводится к замене диодной части схемы элемента И–НЕ. Подобная замена технологически выгодна, поскольку изготовление многоэмиттерного транзистора в микросхемах не намного сложнее, чем изготовление обычного транзистора, а площадь, занимаемая многоэмиттерным транзистором в кристалле полупроводника, меньше диодной части элемента И–НЕ ДТЛ. От обычного транзистора многоэмиттерный транзистор отличается наличием нескольких (например, трех) эмиттерных областей с общими для всего транзистора базовым и коллекторным слоями,

Наличие усилительного элемента – транзистора – в логических микросхемах ИЛИ–НЕ и И–НЕ классов ДТЛ и ТТЛ определяет такое их важное преимущество, как сохранение неизменного уровня напряжения, соответствующего логической «1», в процессе передачи сигнала при их последовательном соединении. В связи о этим указанные элементы, а также элемент НЕ являются базовыми в микросхемотехнике. В общем корпусе выпускаемых микросхем обычно содержится несколько элементов одного типа.

Комбинированные логические элементы. Существуют логические элементы в микросхемном исполнении, представляющие комбинацию ранее рассмотренных элементов и позволяющие осуществлять более сложные логические операции. На рис. 6.9.приведен элемент 2И–ИЛИ–НЕ.

Рис. 6.9.

Параметры логических элементов. К основным параметрам логических элементов (логических микросхем) относятся функциональные возможности элемента, быстродействие, потребляемая мощность и помехоустойчивость.

Функциональные возможности логического элемента определяются коэффициентом разветвления n по выходу и коэффициентом объединения m no входу. Под коэффициентом разветвления п логического элемента понимают количество входов аналогичных элементов, которое может быть подключено к его выходу, а под коэффициентом объединения т – число входов, которое может иметь элемент. Иными словами, коэффициент п характеризует нагрузочную способность микросхем.

Чем выше коэффициенты п и т, тем меньшее количество микросхем потребуется для создания конкретного устройства. Препятствием к увеличению коэффициента п является ухудшение других показателей элемента (помехоустойчивости, быстродействия) или нарушение нормального режима его работы.

Нагрузочная способность активного логического элемента существенно зависит от типа используемого в нем выходного транзисторного каскада (инвертора). Как правило, для большинства типов интегральных микросхем коэффициент п не превышает 4–10. Для увеличения нагрузочной способности к выходу элемента в случае необходимости подключают так называемый буферный усилитель с мощным многотранзисторным инвертором.

Быстродействие характеризует время реакции логического элемента на изменение сигналов на входах.

Показателем быстродействия логических микросхем является среднее время задержки прохождения сигнала через элемент: tз = (tз1 + tз2)/2.

Логические микросхемы подразделяются на сверхбыстродействующие (4.с <. 0,01 мкс), быстродействующие (4.с *в 0,01ч- 0,03 мкс), среднего быстродействия (t3.c< 0,03ч- 0,3 мкс), низкого быстродействия (4.с > 0,3 мкс).

Существенным параметром логических элементов является также потребляемая мощность от источника питания +£„• В зависимости от типа (серии) мощность, потребляемая логической микросхемой, составляет 250 мВт — 1 мкВт. Ее обычно определяют по средней мощности, потребляемой элементом в состояниях «0» и «1». Потребляемая мощность связана с быстродействием микросхем. В частности, микросхемы, потребляющие большую мощность, отличаются, как правило, и высоким быстродействием.

Снижение потребляемой мощности при сохранении высокого быстродействия является одной из важнейших задач микроэлектроники. Имеются два пути ее решения. Первый путь предполагает снижение мощности за счет уменьшения токов и напряжений питания. По такому пути идет развитие микросхем на биполярных транзисторах. Второй путь связан с созданием логических элементов, потребляющих мощность только в режиме переключения и не потребляющих ее в статических состояниях («0», «1»). Такие элементы основываются на применении дополняющих МДП-транзисторов.

Помехоустойчивость характеризует меру невосприимчивости логических элементов к изменению своих состояний под воздействием напряжения помех. Помехи, действующие на входе логической микросхемы, подразделяются на статические и импульсные (статическая и импульсная помехоустойчивость). Статическими называют помехи, напряжение которых остается постоянным в течение времени, значительно превышающего длительность переходных процессов в схеме Причиной их появления являются падения напряжения в проводниках, соединяющих микросхемы в устройстве. Статическая помехоустойчивость характеризуется максимальным напряжением помехи ип.стат, которое может быть подано на вход логического элемента, не вызывая при этом его ложного срабатывания.

Импульсные помехи обусловливаются различными наводками от окружающих работающих установок. По аналогии со статической помехоустойчивостью импульсная помехоустойчивость характеризуется напряжением импульса Uп.и. величина которого зависит от формы и длительности импульса.

К действию помех наиболее чувствительны микросхемы, имеющие низкий перепад логических уровней. На помехоустойчивость оказывают влияние вид схемы, режим работы транзисторов, напряжение источников питания и т. д.

Для уменьшения влияния помех необходимо рационально компоновать корпусы микросхем на печатных платах, осуществлять соответствующие развязки по целям напряжений питания, а в некоторых случаях экранировать цепи связи между элементами или отдельные блоки.

Элементной базой, используемой при построении ЦУ являются интегральные, логические элементы (ИЛЭ). В настоящее время выпускается широкая номенклатура ИЛЭ в составе различных серий интегральных микросхем на основе биполярных и полевых транзисторов. При построении ЦУ с заданными характеристиками выбор необходимых ИЛЭ производится в соответствии с определенным набором их параметров. Рассмотрим важнейшие из них.

Коэффициент разветвления по выходу Краз. Определяет число входов однотипных ИЛЭ, которые одновременно могут быть подключены к выходу данного логического элемента при сохранении его работоспособности в заданных условиях эксплуатации. Для различных элементов составляет от нескольких единиц до нескольких десятков.

Коэффициент объединения по входу Коб. Определяет число входных сигналов логического элемента, которые участвуют в формировании заданной логической функции.

Вид реализуемой логической функции. Используется широкий набор ИЛЭ: И, ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ, И-ИЛИ-НЕ. Перед обозначением логического элемента обычно указывается число его входов, по которым реализуется соответствующая логическая функция (т.е. коэффициент объединения по входу). В одной ИМС может быть несколько логических элементов, поэтому для сокращения обозначения состава микросхемы перед помещенным в круглые скобки наименованием элемента иногда указывают число этих элементов в одном корпусе микросхемы. Например, обозначению 4 (2И-НЕ) соответствует ИМС в составе четырех логических элементов И-НЕ с двумя входами каждый.

Статические характеристики: входная, определяющая зависимость входного тока от входного напряжения; выходная, задающая связь между выходными напряжениями и током; передаточная, которая определяет зависимость выходного напряжения от входного.

На рис. 6.10. приведена типовая передаточная характеристика ИЛЭ ТТЛ-типа. С ее помощью, например, можно оценить возможные уровни напряжения на всех входах и выходах логического элемента в том числе уровни напряжений, соответствующие состоянию логического нуля (U0) и логической единицы (U1), допустимые уровни статической помехи относительно этих уровней Uопом и U1пом, при которых еще не происходит ложного переключения логических элементов.

Временные (динамические) параметры

От них зависит быстродействие логического элемента. Чаще всего оценивается время перехода элемента из состояния единицы в состояние нуля t1,0 и перехода в обратное состояние t0,1 (рис. 6.11.).


Рис. 6.10.


Указанные временные интервалы измеряются на уровнях 0,1-0,9 от установившихся значений в цепочке из однотипных элементов. Другим важнейшим параметром, определяющим быстродействие, является время задержки распространения сигнала при включении t1,0здр. и выключении t0,1здр. логического элемента.

Рис. 6.11.

Измеряется на выходе по отношению к входу на уровнях 0,5 от установившихся значений. Во многих случаях удобно пользоваться средним временем задержки распространения сигнала tздр.ср., оцениваемым полусуммой t0,1здр. и t1,0здр.

Для построения ЦУ наиболее широкое применение находят ИДЭ на базе ТТЛ, ТТЛШ, ЭСЛ и КМОП-технологий.

 

Технология ИЛЭ Выполняемые функции Краз Коб U, U, В Tздр.ср. ИС
ТТЛ   ТТЛШ     ЭСЛ     КМОП   И-НЕ, И-ИЛИ-НЕ, И, НЕ,ИЛИ   И-НЕ, ИЛИ-НЕ, И-ИЛИ-НЕ, И, НЕ   ИЛИ-НЕ, ИЛИ,И   ИЛИ-НЕ, И-НЕ, И-ИЛИ 8-30           8-20 2-8   2-8     2-5     2-4 £0,4 ³2,4     £0,5 ³2,7   -1,6 -1,0   0 Uп 18-32       3-5     60-1200

 

Уроки по логике — информатика, уроки

Устимкина Л.И.,Большеберезниковская средняя школа №1 Республика Мордовия

Устимкина Л.И.


Методическое пособие

Электронный вариант

Преподавателю и

ученику

Пособие выполнено согласно требованиям дисциплины «Информатика» базового уровня. Пособие будет полезно широкому кругу пользователей — ученикам 9-11 классов, студентам колледжей, лицеев. Особый интерес вызовет преподавателей информатики благодаря строго структурированному системному подходу в изложении материала. Поэтому оно может использоваться в качестве учебного пособия для самостоятельного изучения или как подробное методическое руководство.

К пособию прилагается компакт диск с презентациями к каждому уроку и тестовой оболочкой и тестами по данной теме.

Содержание

уроков

Тема урока

Страницы

1

Основы логики

4 -8

2

Таблицы истинности. Логические схемы

9 — 16

3

Логические законы и правила преобразования логических выражений

17- 21

4 — 5

Решение задач

22 — 26

6

Контрольная работа

27 — 29

7

Использование логических устройств в вычислительной технике

30 — 34

8

Тест по логике

34 — 35

Используемая литература

36

Урок 1. Основы логики.

Презентация

Цели: сформировать у учащихся понятие форм мышления; сформировать понятия: логическое высказывание, логические величины, логические операции.

Требования к знаниям и умениям:

Учащиеся должны знать:

  • формы мышления, знания понятий: логическое высказывание, логические величины, логические операции.

Учащиеся должны уметь:

  • приводить примеры логических высказываний;

  • называть логические величины, логические операции.

Программнодидактическое обеспечение: ПК, таблицы с логическими величинами и операциями.

Ход урока

  1. Постановка целей урока
  1. Как человек мыслит?

  2. Что в нашей обыденной речи является высказыванием, а что – нет? Предложение «Кто последний?» — высказывание или нет?

  3. Арифметическое умножение и логическое умножения. В чем сходство и различие?

  1. Изложение нового материала
  1. Формы мышления

В основе современной логики лежат учения. Созданные еще древнегреческими мыслителями, хотя первые учения о формах и способах мышления возникли в Древнем Китае и Индии. Основоположником формальной логики является Аристотель, который впервые отделил логические формы мышления от его содержания.

Логика – это наука о формах и способах мышления. Это учение о способах рассуждений и доказательств.

Законы мира, сущность предметов, общее в них мы познаем посредством абстрактного мышления. Логика позволяет строить формальные модели окружающего мира, отвлекаясь от содержательной стороны.

Мышление всегда осуществляется через понятия, высказывания и умозаключения.

Понятие – это форма мышления, которая выделяет существенные признаки предмета или класса предметов, позволяющие отличать их от других.

Пример 1.

Прямоугольник, компьютер, проливной дождь.

Высказывание – это формулировка своего понимания окружающего мира. Высказывание является повествовательным предложением, в котором что-либо утверждается или отрицается.

По поводу высказывания можно сказать, истинно оно или ложно. Истинным будет высказывание, в котором связь понятий правильно отражает свойства и отношение реальных вещей. Ложным высказывание будет в том случае, когда оно противоречит реальной действительности.

Пример 2

Истинное высказывание: «Буква «ю» — гласная».

Ложное высказывание: «Компьютер был изобретен в середине XIX века».

Упражнение 1(устно)

Какие из предложений являются высказываниями? Определите их истинность.

  1. Какой длины эта лента?

  2. Прослушайте информацию.

  3. Делайте утреннюю зарядку!

  4. Назовите устройства вывода информации.

  5. Кто сегодня отсутствует?

  6. Париж- столица Канады.

  7. Число 11 является составным.

  8. 4+5=9

  9. Сложите числа 2 и 5.

  10. Некоторые медведи живут на севере.

  11. Все медведи белые.

  12. Чему равно расстояние от Москвы до Ленинграда.

Умозаключение позволяет на основе известных фактов, выраженных в форме суждений, получать новое знание.

Умозаключение – то форма мышления, с помощью которой из одного или нескольких суждений может быть получено новое суждение (знание или вывод).

Пример 3

Дано высказывание: «Все углы равнобедренного треугольника равны». Получить высказывание «Этот треугольник равносторонний» путем умозаключений.

Пусть основанием треугольник является сторона с. Тогда, а = b. Так как в треугольнике все углы равны, следовательно, основанием может быть любая другая сторона, например а. Тогда b = c. Следовательно, a = b = c. Треугольник равносторонний.

  1. Логические выражения и операции

Алгебра – это наука об общих операциях, аналогичных сложению и умножению, которые выполняются не только над числами, но и над другими математическими объектами, в том числе и над высказываниями. Такая алгебра называется алгеброй логики. Алгебра логики отвлекается от смысловой содержательности высказываний и принимает во внимание только истинность или ложность высказывания.

Можно определить понятия логической переменной, логической функции и логической операции.

Логическая переменная – это простое высказывание, содержащее только одну мысль. Её символическое обозначение – латинская буква (например, A,B,X,Y и т. д). значением логической переменной могут быть только константы ИСТИНА и ЛОЖЬ (0 и 1).

Составное высказывание – логическая функция, которая содержит несколько простых мыслей, соединенных между собой с помощью логических операций. Ее символическое обозначение – F(A,B,…).

На основании простых высказываний могут быть построены составные высказывания.

Логические операции – логические действия.

Рассмотрим три базовые логические операции – конъюнкцию, дизъюнкцию, и отрицание и дополнительные – импликацию и эквивалентность.В

Аv В

­­¬ А или

Ā ­

А→В

А – условие

В — следствие

А≡В или А↔В

Союз в естественном языке

А и В

А или В

Не А

Если А, то В; когда А, тогда В; коль скоро А то В

А тогда и только тогда, когда В

Примеры

А – «Число 10 –четное»; В- «Число 10 – отрицательное»

«Число 10 –четное и отрицательное» = ЛОЖЬ

«Число 10 –четное или отрицательное» =ИСТИНА

«Неверно, что число 10 – четное»= ЛОЖЬ; «Неверно, что число 10 отрицательное» = ИСТИНА

«Если число 10 — четное, то оно является отрицательным»=ЛОЖЬ,

«Число 10 – четное тогда и только тогда, когда отрицательно» =ЛОЖЬ

Таблица истинности — таблица, определяющая значение сложного высказывания при всех возможных значениях простых высказываний

А

В

А&В

0

0

0

0

1

0

1

0

0

1

1

1


А

В

АvВ

0

0

0

0

1

1

1

0

1

1

1

1



А

В

А→В

0

0

1

0

1

1

1

0

0

1

1

1


А

В

А≡В

0

0

1

0

1

0

1

0

0

1

1

1


Вывод: результат будет истинным тогда и только тогда, когда оба исходных высказывания истинны

Вывод: результат будет ложным тогда и только тогда, когда оба исходных высказывания ложны, и истинным в остальных случаях

Вывод: результат будет ложным, если исходное выражение истинно, и наоборот

Вывод: результат будет ложным тогда и только тогда, когда из истинного основания (А) следует ложное следствие (В)

Вывод: результат будет истинным тогда и только тогда, когда оба высказывания одновременно либо ложны, либо истинны

Если составное высказывание (логическую функцию) выразить в виде формулы, в которую войдут логические переменные и знаки логических операций, то получится логическое выражение, значение которого можно вычислить. Значением логического выражения могут быть только ЛОЖЬ или ИСТИНА. При составлении логического выражения необходимо учитывать порядок выполнения логических операций, а именно:

    1. действия в скобках;

    2. инверсия, конъюнкция, дизъюнкция, импликация, эквивалентность

Пример 4.

Записать в виде логического выражения следующее высказывание: «Летом Петя поедет в деревню и, если будет хорошая погода, то он пойдет на рыбалку».

  1. Проанализируем составное высказывание.

оно состоит из следующих простых высказываний: «Петя поедет в деревню», «Будет хорошая погода», «Он пойдет на рыбалку», обозначим их через логические переменные:

А= Петя поедет в деревню;

В = Будет хорошая погода;

С = Он пойдет на рыбалку.

  1. Запишем высказывание в виде логического выражения, учитывая порядок действий. Если необходимо, расставим скобки:

F=A& (B→C).

  1. Закрепление изученного материала

Упражнение 2

Есть два простых высказывания:

А — «Число 10 – четное»;

В — «Волк травоядное животное».

Составьте из них все возможные составные высказывания и определите их истинность. Ответ:

А&В

А v В

¬ А

¬ В

А→В

А↔В

ЛОЖЬ (0)

ИСТИНА (1)

ЛОЖЬ (0)

ИСТИНА (1)

ЛОЖЬ (0)

ЛОЖЬ (0)

Упражнение 3

Запишите следующие высказывания в виде логических выражений.

  1. Число 13 нечетное и двузначное.

  2. Неверно, что корова хищное высказывание.

  3. На уроке информатики ученики выполняли практическую работу и сообщали результаты учителю.

  4. Если число делится на 2, то оно четное

  5. Если Маша сестра Саши, то Саша – брат Маши.

  6. Водительские права можно получать тогда и только тогда, когда тебе исполнится 18 лет.

  7. Компьютер выполняет вычисления, если он включен.

Упражнение 4

Даны высказывания: А — «р делится на 5» и В- «р — нечетное число». Найти множество значений р при которых результат а) логического сложения и б) логического умножения будет:

  1. истинным;

  2. ложным.

Упражнение 5

Составьте и запишите истинные сложные высказывания из простых с использованием логических операций.

  1. Неверно, что 10Y5 и ZYY5)&(Z

  2. А является max(A,B,C). Ответ: (AB) & (AC).

  3. Все числа X,Y,Z равны 12. Ответ: (X=12) & (Y=12) & (Z=12).

  4. Любое из чисел X,Y, Z отрицательно. Ответ: (Xv (Yv(Z

Упражнение 6

Найдите значение логических выражений:

  1. F=(0v0)v(1v1) (ответ: 1)

  2. F=(1v1)v(1v0) (ответ: 1)

  3. F=(0&0)&(1&1) (ответ: 0)

  4. F= ¬1&(1v1)v(¬0&1) (ответ: 1)

  1. Итоги урока

Оценить работу класса и назвать учащихся, отличившихся на уроке.

Домашнее задание

Уровень знания: выучить основные определения, знать обозначения.

Уровень понимания:

Задача 1

Из двух простых высказываний постройте сложное высказывание, используя логические связки «И», «ИЛИ». Запишите логические высказывания с помощью логических операций и определите их истинность.

  1. Андрей старше Светы. Наташа старше Светы.

  2. Один десятый класс идет на экскурсию в музей. Второй десятый класс идет в театр.

  3. На полке стоят учебники. На полке стоят справочники.

  4. Часть детей – девочки. Остальные – мальчики.

Задача 2

Для логических выражений сформулируйте составные высказывания на обычном языке:

  1. (Y1и Y или (Y и Y4)

  2. (X=Y) и(X=Z)

  3. Не (Xили (X

  4. (XA) или (XB)

Уровень применения: приведите примеры составных высказываний из приведенных ниже школьных предметов и запишите их с помощью логических операций:

  1. биология

  2. география

  3. алгебра

  4. информатика

  5. литература

  6. геометрия

  7. русский язык

назад к оглавлению

Урок 2. Таблицы истинности. Логические схемы

Презентация

Цели: сформировать навыки построения таблиц истинности; сформиро­вать у учащихся представление об устройствах элементной базы компьюте­ра; сформировать навыки построения логических схем.

Требования к знаниям и умениям:

Учащиеся должны знать:

— Этапы составления таблиц истинности;

— Основные базовые элементы логических схем;

— Правила составления логических схем.
Учащиеся должны уметь:

— составлять таблицы истинности;

— составлять логические схемы.

Программно-дидактическое обеспечение: ПК, карточки с заданиями, эле­менты для сборки электрических цепей.

Ход урока

I. Постановка целей урока

  1. Таблица истинности сложного логического выражения. Как ее правильно
    составить и использовать?

  2. Каким образом алгебра логики связана с компьютером?

  3. Почему компьютер не был изобретен раньше?

  1. Проверка домашнего задания

Решение задач проверяется у доски. В это время устно проверяется выполне­ние задания уровня применения.

Задание на карточках.

1. Соедините правильные определения или обозначения:

1. Логика

1.А→В

2. Высказывание

2. Логическое сложение

3. Алгебра логики

3. Наука о формах и способах мышления

4. Логическая константа

4. Логическое отрицание

5. Дизъюнкция

5. ИСТИНА и ЛОЖЬ

6. Инверсия

6. А↔В

7. Конъюнкция

7. &

8. Импликация

8. Наука об операциях над высказываниями

9. Эквивалентность

9. Повествовательное предложение, в котором что-либо утверждается или отрицается

  1. Даны высказывания: А={3∙3=9}, В={3∙3=10}. Определите истинность высказываний:

1) А, 2) ¬В, 3) А&В, 4) В, 5) ¬А, 6) АvВ.

  1. Даны высказывания: А={5+7=13}, В={5+7=12}. Определите истинность высказываний:

1) А, 2) ¬В, 3) А&В, 4) В, 5) ¬А, 6) АvВ.

4. Запишите логические выражения, соответствующие следующим выска­зываниям:

A) Ботаника изучает растения и ботаника изучает животных;

Б) В состав атома входят электроны или в состав электронов входят атомы;

B) Гелий — это жидкость и вода — это газ;

Г) Неверно, что положительный ион — это лишившийся электронов атом.

5. Запишите логические выражения, соответствующие следующим выска­зываниям:

A) Зоология изучает растения или ботаника изучает животных;

Б) Электрон — это часть атома и электроны есть в любом веществе;

B) Напряжение — это сила тока, умноженная на сопротивление;
Г) Неверно, что спутник — это летательный аппарат.

III. Изложение нового материала

1. Таблицы истинности

Решение логических выражений принято записывать в виде таблиц ис­тинности — таблиц, в которых по действиям показано, какие значения при­нимает логическое выражение при всех возможных наборах его перемен­ных.

Для составления таблицы необходимо:

  1. Выяснить количество строк в таблице (вычисляется как 2n, где n — ко­личество переменных).

  2. Выяснить количество столбцов = количество переменных + количес­тво логических операций.

  3. Установить последовательность выполнения логических операций.

  4. Построить таблицу, указывая названия столбцов и возможные наборы значений исходных логических переменных.

  5. Заполнить таблицу истинности по столбцам.
    Пример 1

Построим таблицу истинности для выражения F = (AvB)&(¬Av¬B).

Количество строк = 22 (2 переменных) + 1 (заголовки столбцов) = 5.

Количество столбцов = 2 логические переменные (А, В) + 5 логических операций (v, &, ¬, v,) = 7.

Расставим порядок выполнения операций:

1 5 2 4 3

(A v B) & (A vB)

Построим таблицу:

А

В

A v B

А

В

AvB

(A v B) & (A vB)

0

0

0

1

1

1

0

0

1

1

1

0

1

1

1

0

1

0

1

1

1

1

1

1

0

0

0

0

Пример 2

Построим таблицу истинности для логического выражения X v Y& ¬ Z

  1. Количество строк = 23+1 = 9.

  1. Количество столбцов = 3 логические переменные + 3 логических опера­ций = 6.

  1. Укажем порядок действий:

3 2 1

X v Y&¬Z

4. Нарисуем и заполним таблицу:

X

Y

Z

Z

Y&Z

X v Y&Z

0

0

0

1

0

0

0

0

1

0

0

0

0

1

0

1

1

1

1

0

0

1

0

1

1

0

1

0

0

1

1

1

0

1

1

1

1

1

1

0

0

1

2. Логические схемы

Над возможностями применения логики в технике ученые и инженеры задумывались уже давно. Например, голландский физик Пауль Эренфест (1880 — 1933), кстати, несколько лет, работавший в России, писал еще в 1910 году: «…Пусть имеется проект схемы проводов автоматической те­лефонной станции. Надо определить: 1) будет ли она правильно функци­онировать при любой комбинации, могущей встретиться в ходе деятель­ности станции; 2) не содержит ли она излишних усложнений. Каждая та­кая комбинация является посылкой, каждый маленький коммутатор есть логическое «или-или», воплощенное в эбоните и латуни; все вместе — сис­тема чисто качественных… «посылок», ничего не оставляющая желать в отношении сложности и запутанности… правда ли, что, несмотря на су­ществование алгебры логики, своего рода «алгебра распределительных схем» должна считаться утопией?». Созданная позднее М.А.Гавриловым (1903 — 1979) теория релейно-контактных схем показала, что это вовсе не утопия.

Посмотрим на микросхему. На первый взгляд ничего того, что нас уди­вило бы, мы не видим. Но если рассматривать ее присильном увеличении она поразит нас своей стройной архитектурой. Чтобы понять, как она ра­ботает, вспомним, что компьютер работает на электричестве, то есть любая информация представлена в компьютере в виде электрических импульсов. Поговорим о них.

С точки зрения логики электрический ток либо течет, либо не течет; электрический импульс есть или его нет; электрическое напряжение есть или его нет… В связи с этим поговорим о различных вариантах управления включением и выключением обыкновенной лампочки (лампочка также работает на электричестве). Для этого рассмотрим электрические контак­тные схемы, реализующие логические операции.

Пояснение: для наглядности приготовьте электрические схемы и проде­монстрируйте их в действии. Для этого используйте: источник питания, лам­почки, ключи, провода.


На рисунках контакты обозначены латинскими буквами А и В. Введем обозначения: 1 -контакт замкнут, 0 — контакт разомкнут. Цепь на схеме 1 с последовательным соединением контактов соответствует логической опе­рации «И». Цепь на схеме 2 с параллельным соединением контактов соот­ветствует логической операции «ИЛИ». Цепь на схеме 3 (электромагнитное реле) соответствует логической операции «НЕ».

Заполняем таблицу по ходу объяснения материала.

Конъюнкция

Дизъюнкция

Инверсия




А

1

1

0

0

В

1

0

1

0

Результат

1

0

0

0

А

1

1

0

0

В

1

0

1

0

Результат

1

1

1

0

А

1

0

¬А

0

1

Конъюнктор

Дизъюнктор

Инвертор




Докажем это, рассмотрев состояния схем при различных состояниях контактов.

Схема 1 (составляем в основной таблице таблицу истинности).

  1. Оба контакта в положении «включено». Тогда ток через лампочку идет и она горит.

  2. Первый контакт в положении «включено» второй в положении «выключено». Ток не идет, лампочка не горит.

  3. Обратная ситуация. Лампочка не горит.

  4. Оба контакта в положении «выключено». Тока нет. Лампочка не горит.

Вывод: первая схема действительно реализует логическую операцию «И».

Схема 2 (составляем в основной таблице таблицу истинности).

  1. Оба контакта в положении «включено». Тогда ток через лампочку идет и она горит.

  2. Первый контакт в положении «включено» второй в положении «выключено». Ток идет, лампочка не горит.

  3. Обратная ситуация. Лампочка горит.

  4. Оба контакта в положении «выключено». Тока нет. Лампочка не горит.

Вывод: вторая схема действительно реализует логическую операцию «ИЛИ».

Схема 3 (составляем в основной таблице таблицу истинности).

В этом устройстве в качестве переключателя используется автоматический ключ. когда тока на нем нет, пластинка замыкает контакты и лампочка горит. если на ключ подать напряжение, то вследствие явления электромагнитной индукции пластинка прижимается и цепь размыкается. Лампочка не горит.

Вывод: третья схема действительно реализует логическую операцию «НЕ».

Недостатками контактных схем являлись их низкая надежность и быс­тродействие, большие размеры и потребление энергии. Поэтому попытка использовать такие схемы в ЭВМ не оправдала себя. Появление вакуумных и полупроводниковых приборов позволило создавать логические элементы с быстродействием от 1 миллиона переключений в секунду. Именно такие электронные схемы нашли свое применение в качестве элементной базы ЭВМ. Вся теория, изложенная для контактных схем, была перенесена на электронные схемы. Элементы, реализующие базовые логические опера­ции, назвали базовыми логическими элементами или вентилями и характеризуются они не состоянием контактов, а наличием сигналов на входе и выходе элемента. Их названия и условные обозначения являются стандартными и используются при составлении и описании логических схем компьютера.

Почему необходимо уметь строить логические схемы?

Дело в том, что из вентилей составляют более сложные схемы, которые позволяют выполнять арифметические операции и хранить информацию. Причем схему, выполняющую определенные функции, можно построить из различных по сочетанию и количеству вентилей. Поэтому значение формального представления логической схемы чрезвычайно велико. Оно необходимо для того, чтобы разработчик имел возможность выбрать на­иболее подходящий ему вариант построения схемы из вентилей. Процесс разработки общей логической схемы устройства (в том числе и компьютера в целом) таким образом, становится иерархическим, причем на каждом следующем уровне в качестве «кирпичиков» используются логические схемы, созданные на предыдущем этапе.

Алгебра логики дала в руки конструкторам мощное средство разработки, анализа и совершенствования логических схем. В самом деле, гораздо про­ще, быстрее и дешевле изучать свойства и доказывать правильность работы схемы с помощью выражающей ее формулы, чем создавать реальное техни­ческое устройство. Именно в этом состоит смысл любого математического моделирования.

Логические схемы необходимо строить из минимально возможного ко­личества элементов, что в свою очередь, обеспечивает большую скорость работы и увеличивает надежность устройства.

3. Построение логических схем

Правило построения логических схем:

  1. Определить число логических переменных.

  2. Определить количество базовых логических операций и их порядок.

  3. Изобразить для каждой логической операции соответствующий ей вентиль.

  4. Соединить вентили в порядке выполнения логических операций.

Пример 1

Пусть X = истина, Y = ложь. Составить логическую схему для следующего логического выражения: F = X v Y & X.

  1. Две переменные — X и Y.

  2. Две логические операции:

2 1

X v Y & X.

3) Строим схему:

  1. Ответ: 1v 0 & 1 = 1.

Пример 2

Постройте логическую схему, соответствующую логическому выраже­нию F=X&Yv¬(YvX). Найдите значение логического выражения для X=1, Y=0.

  1. Переменных две: X и Y;

  2. Логических операций четыре: конъюнкция, две дизъюнкции и инверсия:

1 4 3 2

X&Yv ¬ (YvX)

  1. Схему строим слева направо в соответствии с порядком логических операций:

  1. Вычислим значение выражения: F=1&0v ¬ (0v1) =0.

  1. Закрепление изученного материала

1

Составьте таблицы истинности для следующих логических выражений:

  1. F=(X&Y)vZ.

  2. F=X&YvZ.

  3. F= ¬ (XvY) & (YvX).

  4. F= ¬ ((XvY) & (ZvX)) & (ZvY).

  5. F= A&B&C&D.

  6. F= (AvB) & (BvAvB).

2

Заполните пустые ячейки таблицы истинности:

A

B

C

CvA

(CvA)→B

0

0

0

1

0

0

0

1

0

1

1

0

1

1

1

1

3

Постройте логическое выражение по логической схеме:

Ответ:

  1. F=A&(BvC),

  2. F= B&((A&B)v A),

  3. F=DvA&B&C&(BvC),

  4. F=(C&A) v ¬ (A&BvB&C).

4

Постройте логическую схему, соответствующую логическому выраже­нию, и найдите значение логического выражения:

  1. F = AvB& C, если А = 1, В=1, С=1 (1).

  2. F = ¬ (AvB&C), если А=0, В=1, С=1 (1).

  3. F = AvB&C, если А=1, В=0, С=1 (0).

  4. F = (AvB) & (CvB), если А=0, В=1, С=0 (1).

  5. F = ¬ (А&В&С), если А=0, В=0, С=1 (1).

  6. F = ¬ (A&B&C) v (B & C vA), если А=1, В=1, С=0 (1).

  7. F = B&AvB&A, если А=0, В=0 (0).

Ответ: логические схемы:

V. Итоги урока

Оцените работу класса и назовите учащихся, отличившихся на уроке.

Домашнее задание

Уровень знания: знать, что такое таблица истинности, логическая схема, что такое «вентиль», как его изобразить, почему необходимо уметь строить логические схемы, порядок построения схем.

Уровень понимания:

1

Составьте таблицы истинности и определите истинность формулы:

1) F = ((Av B)→B)&(AvB).

2)F = ¬(AvB)≡(AvB).

  1. F = ¬ ((А В) ≡ (B →Ā)).

2

Составьте логические схемы к следующим логическим выражениям:

A) F = Bv(C&A) v (A&B).

B) F= ¬ (A&B) vC&D.

3

Постройте логические выражения к логическим схемам:

A)

B)

Уровень применения: составьте все возможные соединения в схеме следу­ющих вентилей:

назад к оглавлению

Урок 3. Логические законы и правила преобразования логических выражений

Презентация

Цели: познакомить учащихся с законами логики; сформулировать пра­вила преобразования логических выражений; научить учащихся приводить логическое выражение к нормальной форме.

Требования к знаниям и умениям:

Учащиеся должны знать:

  • правила преобразования логических выражений и законы логики.
    Учащиеся должны уметь:

  • приводить логические выражения к нормальной форме;

  • уметь решать логические задачи, сформулированные на обычном языке.

Программно-дидактическое обеспечение: ПК, карточки с заданиями, таб­лица с формулами преобразования.

Ход урока

I. Постановка целей урока

  1. Существуют ли законы логики? Каковы они?

  2. Как из достаточно сложного выражения F = ¬ ((А vВ) → (В &С))получить простое F=В v A & С?

  3. Кто же из учеников А, В, С или D играет в шахматы?

  4. Как найти правду, если кто-то все время лжет?

II. Проверка домашнего задания

  1. Проверить выполнение заданий уровня понимания у доски.

  2. Ученики, выполнившие задание уровня применения, выполняют взаимопроверку.

  3. Карточки с заданиями для индивидуального опроса.

Вариант 1

  1. Составьте логическую схему к выражению: F= (A v B) &¬ (A &B).

  2. Cоставьте логическое выражение по схеме:

Вариант 1

  1. Составьте логическую схему к выражению: F= ¬ (Av B) & (A &B).

  2. Cоставьте логическое выражение по схеме:

Вариант 1

  1. Составьте логическую схему к выражению: F= ¬ (A&B&С) v D.

  2. Cоставьте логическое выражение по схеме:

Вариант 1

  1. Составьте логическую схему к выражению: F= ¬ (Av B) & ¬A .

  2. Cоставьте логическое выражение по схеме:

А≡ А

(А≡А)

Закон тождества

A&Ā=0

(А ∙ А= 0)

Закон непротиворе­чия

A v Ā=l

(A+ А= 1)

Закон исключающего третьего

_

Ā=A

Закон двойного отрицания

А& 0= 0

Av0=A

А∙ 0= 0

A+0=A

А& 1= A

Аv 1= 1

А∙ 1= A

А+ 1= 1

А& A= A

Аv A= A

А ∙A= A

А+ A= A

Аv Ā= 1

А+ Ā= 1

Закон Моргана

______ _

(A→B)=A&B

______ _

(A→B)=A∙B

A→B=Ā v B

A→B=Ā+B

A&(A v B)=A

A∙(A+B)=A

Закон поглощения

A v A&B = A

A+A∙B = A

Закон поглощения

Ā&(AvB) = Ā&B

Ā∙(A+B) = Ā∙B

AvĀ&B = AvB

A+Ā∙B = A+B

(AvB) vC =Av(BvC)

(A&B)&C = A&(B&C)

(A+B)+C=A+(B+C)

(A∙B)∙C = A∙(B∙C)

Правило ассоциативности

(A&B) v(A&C) = A&(BvC)

(A∙B) +(A∙C) = A∙(B+C)

Правило дистрибутивности

AvA = A

A&A = A

A+A = A

A∙A = A

Правило идемпотентности

A v B=B v A

A&B=B&A

A+B=B+A

A∙B=B∙A

Правило коммутативности

____

A≡B = A &B v A& В = (Ā+B) &(A+B)

  1. Изложение нового материала. Законы логики

Если логическое выражение содержит большое число операций, то составлять для него таблицу истинности достаточно сложно, так как приходится перебирать большое количество вариантов. В таких случаях формулы удобно привести к нормальной форме.

Формула имеет нормальную форму, если в ней отсутствуют знаки эквивалентности, импликации, двойного отрицания, при этом знаки от­рицания находятся только при логических переменных.

Для приведения формулы к нормальной форме используют законы логики и правила логических преобразований.

Пример 1

Упростите логическое выражение F= ¬((A v B)→ ¬(B v C)).

Это логическое выражение необходимо привести к нормальной форме, т.к. в нем присутствует импликация и отрицание логической операции.

  1. Избавимся от импликации и отрицания. Воспользуемся (9). Получится:

(AvB)→(BvC)= (AvB)&(BvC).

  1. Применим закон двойного отрицания (4).Получим:


(A v В) & (В v С) = (A v В) & (B v С).

  1. Применим правило дистрибутивности (16). Получим:

(A v В) & (B v С)= (AvB)&Bv(AvB)&C

  1. Применим закон коммутативности (18) и дистрибутивности (16). Получим:

( AvB)&Bv(AvB)&C = A&BvB&BvA&CvB&C.

  1. Применим (7) и получим:

A&BvB&BvA&CvB&C= A&BvBvA&CvB&C

  1. Применим (16), т.е. вынесем за скобки В.
    Получим:

A&BvBvA&CvB&C= B& (Av1)vA&CvB&C.

  1. Применим (6). Получим:

B& (Av1) vA&CvB&C= BvA&CvB&C.

  1. Переставим местами слагаемые , сгруппи­руем и вынсем В за скобки. Получим:

BvA&CvB&C = B& (1vC)vA&C.

  1. Применим (6) и получим ответ:

B&(1vC)vA&C=BvA&C.


Ответ: F= ¬((AvB)→ ¬(BvC))= BvA&C.

121

(AvB)&Bv(AvB)&C

15 15

A8lBvB&BvA&CvB&€

В

A&BvBvA&CvB&C

выносим за скобки В

B&{Avl)vA&CvB&C

BvA&CvB&C.

группируем и выносим В за скобки

B&(lvC)vA&C 6

I V. Закрепление изученного

1

Упростите выражение:

  1. F = ¬ (A&B) v ¬ (BvC).

  2. F = (A→B) v (B→A).

  3. F = A&CvĀ&C.

  4. F =AvBvCvAvBvC
    Ответы:

  1. F = ¬ (A&B) v ¬ (BvC) =AvB.

  2. F= (A→B) v (B→A) = 1.

  3. F = A&CvĀ&C=C.

  4. F =AvBvCvAvBvC=1.

2

Упростите выражение:

1) F = ¬(X&Yv ¬(X&Y)).

  1. F = X&¬ (YvX).

  2. F = (XvZ) & (XvZ) & (YvZ).
    Ответы:

  1. F = ¬(X&Yv ¬(X&Y)) = 0.

  1. F = X&¬ (YvX) = X&Y.

  1. F = (XvZ) & (XvZ) & (YvZ) =X& (YvZ).

V. Итоги урока

Оценить работу класса и назвать учащихся, отличившихся на уроке.

Домашняя работа

Уровень знания: знать формулы законов и правил логики.

Уровень понимания: упростите логические выражения:

  1. F = Av (A&B).

  2. F = A& (AvB).

  3. F = (AvB) & (BvA) & (CvB).

  4. F = (1V (AvB)) V ((AvC) &1).

Уровень применения: как составить расписание.

При составлении расписания учителя высказали следующие пожелания: учитель физики хочет иметь первый и второй урок; учитель химии — пер­вый или третий; учитель информатики — второй или третий. Предложите возможные варианты расписания.

Творческий уровень: дана следующая логическая схема. Упростите ее, ис­пользуя минимальное количество вентилей.

Подсказка: постройте к схеме логическое выражение, упростите его и нарисуйте новую схему.

Соберите электрическую схему упрощенного логического выражения.

назад к оглавлению

Уроки 4-5. Решение задач

Презентация

Цели: закрепить полученные знания, умения, навыки; научить учащихся решать логические задачи. Требования к знаниям и умениям.

Учащиеся должны знать:

-основные понятия и определения.
Учащиеся должны уметь:

-строить логические схемы по логическому выражению и наоборот;

-решать логические задачи, используя законы логики.
Программно — дидактическое обеспечение: ПК, элементы для сбора электрических цепей, таблицы, плакаты, кроссворд, инструкции к работе.

Ход урока

I. Постановка целей урока

  1. Как создать свою модель логической схемы.

  2. Помогаем найти правду и установить истину.

II. Проверка домашнего задания
Проверяется у доски.

Задание по карточкам для индивидуального опроса.

Упростите логические выражения:

l) A&B v A

2)A&B v A.

Упростите логические выраже­ния:

  1. ¬(X vY)

  2. ¬(X &Y)

Запишите следующие высказыва­ния в виде логических выражений:

    1. «Я поеду в деревню к бабушке и, если встречу там друзей, то интересно проведу время».

    2. «Неверно, что если солнце светит, то ветер дует только тогда, когда идет дождь».

Запишите следующие высказыва­ния в виде логических выражений:

  1. «Если будет светить солнце, то ребята пойдут гулять, а если пойдет дождь, то ребята останутся дома».

  2. «Если учитель на уроке рассказывает интересно, то ни Маша, ни Саша, ни Аня не будут смотреть в окно».

III. Решение задач

Работа в группах

Пояснение: приготовьте заранее и распечатайте следующую инструкцию к работе в группах. Группы сформируйте дифференцированно, чтобы каж­дый ученик поработал в соответствии со своим уровнем обучености. Вы­дайте каждой группе инструкцию к работе.

Инструкция к работе

Тема: Повторение.

Цель работы:

Оборудование: вентили, провода, переключатели.

Ход работы

  1. Упростите логическое выражение.

  2. Постройте таблицу истинности полученного логического выраже­ния.

  1. Постройте логическую схему данного упрощенного логического вы­ражения.

  2. Продемонстрируйте и объясните работу схемы. Покажите, что схема
    работает в соответствии с таблицей истинности.

Задания для работы:

Группа 1

Выражение: F = ¬ (А&В) v ¬ (В&С).

Ответ: F = ¬ (A&B) v ¬ (В&С) =AvBvBvC =AvBvC.

Логическая схема:

Группа 2.

Выражение: F = ¬ (X&YvY&Z)vZ&X.

Ответ: F = ¬ (X&YvY&Z)vZ&X= ¬ (Y&(YvZ))vZ&X= ¬Yv(XvY)vZ&X=

= YvX&ZvZ &X= YvX& (ZvZ) =Yv X.

Логическая схема:

Группа 3.

Выражение: F = A&Bv Dv ¬ (A vВ).
Ответ: F = A&Bv Dv ¬ (A vВ) = A&Bv DvA v В= B& (Av A) v D=BvD.

Логическая схема:

2. Решение логических задач

Как правило, логические задачи формулируются на естественном языке. В этом случае в ходе решения необходимо соблюдать следующие этапы:

  1. Внимательно изучить условие.

  2. Выделить простые высказывания и обозначить их латинскими бук­вами.

  3. Записать условие задачи на языке алгебры логики.

  4. Составить конечную формулу, для этого объединить логическим ум­ножением формулы каждого утверждения, приравнять произведение к единице.

  5. Упростить формулу.

  6. Проанализировать полученный результат или составить таблицу ис­тинности, найти по таблице значения переменных, для которых зна­чение функции равно 1.

  7. Записать ответ.
    №1

Синоптик объявляет прогноз погоды на завтра и утверждает следующее:

  1. Если не будет ветра, то будет пасмурная погода без дождя.

  2. Если будет дождь, то будет пасмурно и без ветра.

  3. Если будет пасмурная погода, то будет дождь и не будет ветра.
    Так какая же погода будет завтра?

Решение:

  1. Выделим простые высказывания и запишем их через переменные:

А — «Ветра нет». В — «Пасмурно». С — «Дождь».

  1. Запишем логические функции (сложные высказывания).

а) «Если не_будет ветра, то будет пасмурная погода без дождя» — А→В&С.

б) «Если будет дождь, то будет пасмурно и без ветра» — С → В&А.

в) «Если будет пасмурная погода, то будет дождь и не будет ветра»-

В→С&А.

  1. Запишем произведение указанных функций: (А →B&С) & (С → В& А) & (В→С&А)

  2. Упростим формулу (А →B&С) & (С → В& А) & (В→С&А)=

= (А& B vС & A& A v В& C & В v B& С&C&A) & ( C v B&A) =

= A& В& (C v B &A) = A& В& C v A&  В& B&A = A&В&C

  1. Приравняем результат к единице: А & В & С = 1.

  2. Проанализируем результат: логическое произведение равно 1, если
    каждый множитель равен 1. Поэтому: А = 1, В = 1, С = 1. Значит: А=0,
    В=0, С=0.

7. Ответ: погода будет ясная, без дождя, но ветреная.
№2

Андрей, Аня и Маша решили пойти в кино. Каждый из них высказал свои пожелания по поводу выбора фильма.

Андрей сказал: «Я хочу посмотреть французский боевик».

Маша сказала: «Я не хочу смотреть французскую комедию».

Аня сказала: «Я хочу посмотреть американскую мелодраму».

Каждый из них слукавил в одном из двух пожеланий. На какой фильм пошли ребята?

Решение:

1. Выделим простые высказывания и запишем их через переменные:
А — «Французский фильм»

В — «Боевик»

С — «Комедия»

2. Запишем логические функции (сложные высказывания). Учтем условие о том, что каждый из ребят оказался прав_в одном предположении:

а) «Французский боевик» — A&В v A &В

б) «Американскую мелодраму» — ̿̿A&BvA&̿B

в) «Не французская комедия» — ًA& C vA&C

3. Запишем _произедение указанных функций:

(A& В v A &В)& (̿̿A&BvA&̿B)&(ًA& C vA&C).

4. Упростим формулу: =(A & В v A &В)&( ̿̿A&BvA&̿B)&( ًA& C vA&C)=
(A&B&A&B vA&B&A&BvA&B&A&B)&(A&CvA&C) = =(A&BvA&B)&(A&CvA&C)=A&B&CvA&B&C.

  1. Приравняем результат к единице: A&B&CvA&B&C=l

  2. Составим таблицу истинности:

А

В

С

A&B&CvA&B&С

0

0

0

0

0

0

1

0

0

1

0

1

0

1

1

0

1

0

0

0

1

0

1

1

1

1

0

0

1

1

1

0

Найдем по таблице значения переменных, для которых F = 1

А)

Б)

  1. Проанализируем результат: результат Б) не является решением, т.к. в ответе Маши оба утверждения оказываются неверными, что проти­воречит условию задачи. Результат А) полностью удовлетворяет усло­вию задачи и поэтому является верным решением.

  2. Ответ: ребята выбрали американский боевик.

V. Итоги уроков

Оцените работу класса и назовите учащихся, отличившихся на уроке.

Домашнее задание

I. Уровень знания и понимания: подготовиться к контрольной работе.

Уровень применения:

Задача 1

Кто из ребят играет в шахматы, если известно, что:

  1. если играет Андрей или Виктор, то Сергей не играет;

  2. если Виктор не играет, то играют Сергей и Дмитрий;

  3. Сергей играет.
    Задача 2

Маша, Саша и Миша во время летней практики нашли старинную ам­фору и показали учителю истории. Он попросил высказать каждого их них предположения о том, что это за амфора. Ребята сказали:

Маша: «Эта амфора греческая и изготовлена в V веке».

Саша: «Эта амфора финикийская и изготовлена в III веке».

Миша: «Эта амфора не греческая и изготовлена в IV веке».

Каждый из ребят оказался прав только в одном предположении. Где и в каком веке была изготовлена амфора?

назад к оглавлению

Урок 6. Контрольная работа

(Раздать ученикам карточки с заданиями)

Вариант 1

  1. Запишите следующие логические высказывания в виде логического выражения. определив простые высказывания и используя логические операции:

  1. На уроке информатики старшеклассники отвечали на вопросы учителя и выполняли практическую работу.

  2. Если сумма цифр числа делится на 3, то число делится на 3.

  1. Составьте таблицу истинности логического выражения:

F= Av ¬B&¬ (AvB).

  1. Нарисуйте логическую схему для следующего логического выражения и определите значения сигналов на входах и выходе: F=A&B v B & C.

  2. Упростите логическое выражение: F=Xv ¬ (Y v ¬ (X&Y)).

  3. Решите задачу:

Компьютер вышел из строя. Известно, что:

  1. Если монитор неисправен, то исправна видеокарта, но не исправна оперативная память.

  2. Если видеокарта исправна, то исправна оперативная память, но неисправен монитор.

  3. Если исправна оперативная память, то исправна видеокарта, но неисправен монитор.

Исправен ли монитор?

Вариант 2

  1. Запишите следующие логические высказывания в виде логического выражения. определив простые высказывания и используя логические операции:

  1. Число 2005 нечетное и четырехзначное.

  2. Если Солнце всходит на востоке, то заходит оно на западе.

  1. Составьте таблицу истинности логического выражения:

F= A& B v ¬ (A &B).

  1. Нарисуйте логическую схему для следующего логического выражения и определите значения сигналов на входах и выходе: F=A&B v C v A.

  2. Упростите логическое выражение: F= (Xv Y) & (Y v Z) &Y.

  3. Решите задачу:

Кто из учеников идет на олимпиаду по физике, если известно следующее:

  1. Если Миша идет, то идет Аня, но не идет Маша.

  2. Если Маша не идет на олимпиаду, то идет Аня, но не идет Миша.

  3. Если Аня идет, то идет Миша, но не идет Маша.

Ответы и решения.

Вариант 1

  1. А) А — «Старшеклассники отвечали на вопросы учителя».

В — «Выполняли практическую работу».

F = А&В.

Б) А — «Сумма цифр числа делится на 3».

В — «Число делится на три». F = А→B

A

B

¬B

AvB

¬(AvB)

¬B&¬(AvB)

Av ¬B&¬(AvB)

0

0

1

0

1

1

1

0

1

0

1

0

0

0

1

0

1

1

0

0

1

1

1

0

1

0

0

1

  1. Схема.

  1. F=Xv ¬ (Y v ¬ (X&Y))=X

  2. Решение:

А — монитор исправен.

В — видеокарта исправна.

С — ОЗУ исправно.

F= (A→B&C) & (B→C&A) & (C→B&A) =A&B&C.

A&B&C = 1 A=1, B=0, C=0.

Ответ: монитор исправен.

Вариант 2

1. А) А — «Число 2005 нечетное».

В — «Число 2005 четырехзначное».

F = А&В.

В) А — «Солнце восходит на востоке»

В — «Солнце заходит на западе».

F = А→В.

2.

A

B

A&B

¬ (A&B)

¬A

¬A&B

¬A&B v ¬(A&B)

0

0

0

1

1

0

1

0

1

0

1

1

1

1

1

0

0

1

0

0

1

1

1

1

0

0

0

0

  1. F= (X v Z) &(X v Z) &Y = X &Y.

  2. Маша идет на олимпиаду, а Аня и Миша не идут.

назад к оглавлению

Урок 7. Использование логических устройств в вычислительной технике

Презентация

Цели: показать учащимся практическое применение логических элемен­тов в вычислительной технике; показать назначение и принцип работы сумматора и триггера.

Требования к знаниям и умениям:

Учащиеся должны знать:

— что такое сумматор, триггер, их назначение и устройство.
Учащиеся должны уметь:

— строить логическую схему сумматора и триггера и объяснять принцип их работы.

Программно-дидактическое обеспечение: ПК, программа Калькулятор.

Ход урока

I. Постановка целей урока

  1. Компьютер и алгебра логики: как они связаны?

  2. Как компьютер выполняет арифметические действия? Как устроен его «ум»?

  3. Как компьютер запоминает информацию? Какова «память» компью­тера?

  1. Изложение нового материала


1. Полусумматор. Сумматор

Логические схемы имеют практическое применение в вычислительной технике. Они используются:

1. Для реализации выполнения математических операций. Что это зна­чит? А значит это следующее. Свое название («компьютер») компьютер получил не сразу. Сначала данное устройство называлось элект­ронно-вычислительная машина, т.е. одним из главных назначений ЭВМ было выполнение вычислительных операций. Занималось этим специальное устройство, которое называется процессор. Процессор можно сравнить с умом человека. И именно процессор (так же, как и человек в «уме») выполнял (и выполняет) все математическое опера­ции. Как он это делает? Рассмотрим на уроке.

2. Для хранения информации. Как он это делает? Также рассмотрим на уроке.

Итак, как процессор выполняет математические операции? Прежде всего, обратите внимание на следующие моменты:

  • Каким образом должна быть представлена информация, чтобы с ней мог работать компьютер? (В двоичном коде, т.е. в виде 0 и 1)

  • Чтобы компьютер мог выполнять математические операции с числа­ми, в какой системе счисления они должны быть представлены? (В двоичной)

  • Почему? (Потому что двоичную систему счисления наиболее просто ре­ализовать в технических устройства.)

  • Какие сигналы подаются на входы логических вентилей? (0 и 1)

Вывод: таким образом, и двоичной системе счисления и в алгебре логики информация представлена в виде двоичных кодов.

И второй момент. Для того чтобы максимально упростить работу ком­пьютера, все математические операции (вычитание, деление умножение и т.д.) сводятся к сложению.

Вспомним таблицу сложения двоичных чисел. Запишем ее в несколько иной форме.

А

В

S

0

0

0

0

1

1

1

0

1

1

1

1

0

Обратите внимание на дополнительный столбец. Его мы ввели потому, что при сложении происходит перенос в старший разряд. Обозначим его Р и закончим заполнение таблицы.

А

В

Р

S

0

0

0

0

0

1

0

1

1

0

0

1

1

1

1

0

Проанализируем полученный результат.

  • Таблице истинности какой логической функции аналогичен столбец Р? (Логическое умножение)

  • Таблице истинности, какой логической функции аналогичен столбец S? (Логическое сложение, кроме случая, когда на выходы подаются две единицы)

Логическое выражение, по которому можно определить сумму S, записы­вается следующим образом: S = {A vB) & ¬ (A&B)
Построим к этому логическому выражению логическую схему:

Проследим за изменением сигнала при прохождении через схему:

С какого элемента можно снимать сигнал Р., если мы выяснили, что ре­зультат Р соответствует логическому умножению? (С первого вентиля, реа­лизующего операцию конъюнкции.)

Полученная нами схема выполняет сложение двоичных одноразрядных чисел и называется полусумматором, так как не учитывает перенос из млад­шего разряда в старший (выход Р).

Для учета переноса из младшего разряда необходимы два полусумматора.

Более «умным» является устройство, которое при сложении учитывает перенос из младшего разряда. Называется оно полный одноразрядный сум­матор.

Сумматор — это логическая электронная схема, выполняющая сложение двоичных чисел. Сумматор является главной частью процессора.

Рассмотрим принцип работы одноразрядного двоичного сумматора.

Одноразрядный сумматор должен иметь три входа: А, В — слагаемые и Р0 — перенос из предыдущего разряда и выходы: S — сумма и Р — перенос.

Нарисуем одноразрядный сумматор в виде единого функционального узла:

Построим таблицу сложения:

А

В

P0

P

S

0

0

0

0

0

0

1

0

0

1

1

0

0

0

1

1

1

0

1

0

0

0

1

0

1

0

1

1

I

0

1

0

1

1

0

1

1

1

1

1

Логические выражения для Р и S будут иметь следующий вид:

S= (AvBvP0) &P0v (A&B&P0).

Р = (А & В) v {А & Р0) v (В & Р0 ).

Но процессор, как правило, складывает многоразрядные двоичные числа. Например, 1012 + 1102 = 10112. Для того чтобы вычислить сумму n-разрядных двоичных чисел, необходимо использовать многоразрядный сумматор, в котором на каждый разряд ставится одноразрядный сумматор, и выход-пе­ренос сумматора младшего разряда подключается к входу сумматора стар­шего разряда.

Упражнение.

Проследите на схеме за изменением сигнала на примере сложения 1012 + 1102 = 10112.

  1. Триггер

Триггер (rigger-защелка, спусковой крючок) — это устройство, позволяющее запоминать, хранить и считывать информацию. Каждый триггер хранит 1 бит информации, т. е. он может находиться в одном из двух устойчивых состояний — логический «0» или логическая «1».

Триггер способен почти мгновенно переходить из одного электрического состояния в другое и наоборот.

Логическая схема триггера выглядит следующим образом:

Входы триггера расшифровываются следующим образом-S (от английского Set-установка) и R(Reset- сброс). Они используются для установки триггера в единичное состояние и сброса в нулевое. В связи с этим такой триггер называется RS –триггер.

Выход Q называется прямым, а противоположный – инверсный. Сигналы на прямом и инверсном выходах должны быть противоположны.

Рассмотрим, как работает это схема.

Пусть для определенности на вход S подан единичный сигнал, а R=0. тогда независимо от состояния другого входа, который присоединен к выходу Q (иначе говоря, вне зависимости от предыдущего состояния триггера), верхний по схеме элемент ИЛИ — НЕ получит на выходе 0 (результат ИЛИ, естественно, равен 1, но его инверсия -0). Это нулевой сигнал передается на вход другого логического элемента, где на втором входе R тоже установлен 0. В итоге после выполнения логических операций ИЛИ – НЕ над двумя входными нулями этот элемент получает на выходе 1, которую возвращает первому элементу на соответствующий вход. Последнее обстоятельство очень важно: теперь, когда на этом входе установилась 1 состояние другого входа (S) больше роли не играет. Иными словами, если даже теперь убрать входной сигнал S, внутреннее распределение уровней сохранится без изменения. Поскольку согласно нашим рассуждениям Q=1 триггер перешел в единичное состояние, и, пока не придут внешние сигналы, сохраняет его. Итак, при подаче сигнала на вход S триггер переходит в устойчивое единичное состояние.

При противоположной комбинации сигналов, R=1и S=0 вследствие полной симметрии схемы все происходит совершенно аналогично, но теперь на выходе Q уже получается 0. иными словами, при подаче сигнала на вход R-триггер сбрасывается в устойчивое нулевое состояние.

Особо отметим, что окончание действия сигнала в обоих случаях приводит к тому, что окончание действия сигнала в обоих случаях приводит к тому, что R=0 и S=0. При этом триггер сохраняет на выходе Q тот сигнал, который был установлен входным импульсом (S или R). Отсюда такой режим часто называют режимом хранения информации. При отсутствии входных сигналов триггер сохраняет последнее занесенное в него значение сколь угодно долго.

Оставшийся режим R=1и S=1, когда сигнал подается на оба входа одновременно, считается запрещенным, поскольку в этом случае после снятия входных сигналов (особенно одновременного!) результат непредсказуем.

Заполним таблицу.

Вход S

Вход R

Выход Q

Выход Q

Режим триггера

1

0

1

0

Установка 1

0

1

0

1

Установка 0

0

0

Последние значения

Хранение информации

1

1

Запрещено!

Итак, мы выяснили, как работает триггер.

Без преувеличения триггер является одним из существенных узлов при проектировании ЭВМ. Так кА триггер может хранить только 1 бит информации, то несколько триггеров объединяют вместе.

Полученное устройство называется регистром. Регистры содержатся во всех вычислительных узлах компьютера – начиная с центрального процессора, памяти и заканчивая периферийными устройствами. И позволяют также обрабатывать информацию. В регистре может быть 8, 16, 32 или 64 триггера.

Виды регистров

Назначение

Регистры памяти (ячейки)

Служат для хранения информации.

Счетчик команд

Хранит адрес выполняемой в данный момент команды, по которому она находится в ОЗУ.

Регистр команд

Служит для вычисления адреса ячейки, где хранятся данные, требуемые программе.

  1. Закрепление изученного материала

Отвечаем на вопросы, поставленные в начале урока.

  1. Итоги урока

Оцените работу класса и назовите учащихся, отличившихся на уроке.

Домашнее задание

Уровень знания:

  1. Назначение сумматора и триггера.

  2. Области использования сумматора и триггера.

Уровень понимания: объясните принцип работы сумматора и триггера.

Уровень применения: преобразуйте логическое выражение, описывающее работу полусумматора, рассмотренную на уроке. И постройте альтернативную логическую схему.

Творческий уровень:

  1. Постройте схему полного сумматора одноразрядных двоичных чисел с учетом переноса разряда.

  2. Проследите по логической схеме триггера запрещенную ситуацию и поясните ее.

назад к оглавлению

Урок 8. Тестирование.

Тест по теме: «Основы логики»

Вариант 1

1. Наука, изучающая законы и формы мышления, называется:

А) алгебра; В) философия;

Б) геометрия; Г) логика.

2. Повествовательное предложение, в котором что-то утверждается или отрицается называется:

А) выражение; В) высказывание;

Б) вопрос; Г) умозаключение.

3. Константа, которая обозначается «1» в алгебре логики называется:
А) ложь; В) правда;

Б) истина; Г) неправда.

4. Какое из следующих высказываний являются истинным?
А) город Париж — столица Англии;

Б) 3+5=2+4;

В) II + VI = VIII;

Г) томатный сок вреден.

5. Объединение двух высказываний в одно с помощью союза «и» называ­ется:

А) инверсия; В) дизъюнкция;

Б) конъюнкция; Г) импликация.

6. Чему равно значение логического выражения (l v l) & (1 v 0)?
А) 1; В) 10;

Б) 0; Г) 2.

7. Какая из логических операций не является базовой?
А) конъюнкция; В) инверсия;

Б) дизъюнкция; Г) эквивалентность.

8. Графическое изображение логического выражения называется:
А) схема; В) чертеж;

Б) рисунок; Г) график.

9. Двойное отрицание логической переменной равно:

А) 0; В) исходной переменной;

Б) 1; Г) обратной переменной.

10. Устройство, выполняющее базовые логические операции, называется:
А) регистр; В) вентиль;

Б) ячейка; Г) триггер.

11. Какое состояние триггера является запрещенным?

А) 1-1; В) 0-0;

Б) 0-1; Г) 1-0.

Вариант 2

1. Что такое логика?

A) это наука о суждениях и рассуждениях;

Б) это наука, изучающая законы и методы накопления, обработки и со­хранения информации с помощью ЭВМ;

B) это наука о формах и законах человеческого мышления и, в частнос­ти, о законах доказательных рассуждений;

Г) это наука, занимающая изучением логических основ работы компью­тера.

2. Логическая функция это:

А) простое высказывание; В) вопросительное предложение;

Б) составное высказывание; Г) логическая операция.

3. Как кодируется логическая переменная, принимающая значение «ЛОЖЬ»?

А) 0; В) 2;

Б) 1; Г) неправда;

4. Какое из следующих высказываний является истинным?
А) город Париж — столица Англии;

Б) 3+5=2+4;

В) II + VI = VIII;

Г) томатный сок вреден.

5. Чему равно значение логического выражения (l v l) & (0 v 0) =?
А) 0; В) 10;

Б)1; Г) 2.

6. Значение логического выражения ¬(A v B) по закону Моргана равно:

А) ¬А& ¬В; В) ¬А&В;

Б) А&¬В; Г) ¬Av¬B.

7. Логической операцией не является:

  1. логическое деление;
    Б) логическое сложение;

  2. логическое умножение;
    Г) логическое отрицание.

8. Объединение двух высказываний в одно с помощью оборота «если…, то…» называется:

А) инверсия; В) дизъюнкция;

Б) конъюнкция; Г) импликация.

9. Таблица, содержащая все возможные значения логического выражения, называется:

  1. таблица ложности;
    Б) таблица истинности;

  2. таблица значений;
    Г) таблица ответов.

10. Для сложения одноразрядных двоичных чисел используется:

  1. регистр;
    Б) триггер;

  2. полусумматор;
    Г) сумматор.

11. Какое состояние триггера хранит информацию?

А) 1 — 0; В) 0 — 0;

Б) 0-1; Г) 1 — 1.

назад к оглавлению

Литература

  1. О. Ефимова, В. Морозов, Н. Угринович. Курс компьютерной технологии с основами информатики. Учебное пособие для старших классов. М., ООО «Фирма «Издательство АСТ», 1999. – 432 с., ил.

  2. Соколова О.Л. Поурочное планирование по информатике, 10 класс. М., ВАКО, 2006.

  3. Житкова О.А., Кудрявцева К.К. Тематический контроль по информатике, М. Интеллект- Центр. 1999 – 80с.

  4. Семакин А. и др., Базовый курс информатики, М. 2005.

назад к оглавлению

45


Глава 2 КОМПЬЮТЕР Логические основы компьютера Логические элементы и переключательные схемы

Основные понятия формальной логики

Основные понятия формальной логики Элементы логики Умение правильно рассуждать необходимо в любой области человеческой деятельности. Логика, как наука о том какие формы рассуждений правильны возникла немногим

Подробнее

Простейшие преобразователи информации

1 Простейшие преобразователи информации Математическая логика с развитием вычислительных машин оказалась в тесной взаимосвязи с вычислительной математикой, со всеми вопросами конструирования и программирования

Подробнее

Аксиоматический метод

Аксиоматический метод Лекция по предмету «основы мат. Обработки информации» Составитель: доцент кафедры ИТОиМ КГПУ им. В.П. Астафьева Романова Н.Ю. Аксиоматический метод построения научной теории заключается

Подробнее

Логические модели переключательных схем

Логические модели переключательных схем Обработка б информации Физический принцип обработки информации подлежащая преобразованию информация кодируется последовательностью импульсов, обработка которых происходит

Подробнее

II.-ТРИГГЕРЫ НА ЛОГИЧЕСКИХ ЭЛЕМЕНТАХ -триггеры на логических элементах не содержат навесных деталей и обладают лучшими параметрами по сравнению с транзисторными триггерами на дискретных элементах.

Подробнее

1. Фон-неймановские принципы

. Фон-неймановские принципы Наличие каких компонентов компьютера следует из формулы ? Оперативная память Процессор Анализ структуры двоичного кода содержимого ячейки

Подробнее

13.3. ДВОИЧНЫЕ СЧЕТЧИКИ ИМПУЛЬСОВ

13.3. ДВОИЧНЫЕ СЧЕТЧИКИ ИМПУЛЬСОВ Счетчиком импульсов называют устройство, предназначенное для подсчета числа импульсов, поступающих на его вход, и хранения результата счета в виде кода. Счетчики импульсов

Подробнее

Комбинационные устройства

Комбинационные устройства Электроника и МПТ Комбинационные устройства электронные схемы, выходной сигнал которых зависит от комбинации входных сигналов. Любое изменение входного сигнала влечет изменение

Подробнее

Кафедра приема, передачи и

Лекция 1 ОСНОВНЫЕ ПОЛОЖЕНИЯ ТЕОРИИ И ТЕХНИКИ ЦИФРОВЫХ ИНТЕГРАЛЬНЫХ СХЕМ Логические функции Математический аппарат, описывающий действия дискретных и цифровых устройств, базируется на алгебре логики, или

Подробнее

Мастерская архитекторов микросхем

Мастерская архитекторов микросхем Новосибирск, июль 2017 Мастерская архитекторов микросхем Июль 2017 1 Основы электроники: Транзисторы и диоды Кремний Собственный кремний Кремний n-типа Кремний p-типа

Подробнее

n q 1 a 1 a a q n A = n n q n m s 2

Лекция 5 Основы представления информации в цифровых автоматах Позиционные системы счисления Системой счисления называется совокупность приемов и правил для записи чисел цифровыми знаками. Любая предназначенная

Подробнее

Сложение и вычитание, установка флагов

Сложение и вычитание установка флагов Вылиток А.А. Грацианова Т.Ю. Определим операции сложения и вычитания на множестве битовых наборов длины k. Пусть x и y битовые наборы. Перенумеруем биты наборов справа

Подробнее

Информатика и ИКТ Лекция 6 1 курс

Информатика и ИКТ Лекция 6 1 курс ФГОУ СПО «УМТК» Кондаратцева Т.П. 1 Принципы обработки информации компьютером. Арифметические и логические основы работы компьютера ФГОУ СПО «УМТК» Кондаратцева Т.П. 2

Подробнее

Информатика и ИКТ Лекция 7 1 курс

Информатика и ИКТ Лекция 7 курс ГБОУ СПО «УМТК» Кондаратцева Т.П. Принципы обработки информации компьютером. Арифметические и логические основы работы компьютера ГБОУ СПО «УМТК» Кондаратцева Т.П. 2 Принципы

Подробнее

Архитектура компьютерных систем

Смоленская академия профессионального образования М.В. Кисельман Архитектура компьютерных систем Сборник практических заданий Часть I г. Смоленск 2016 г. ПРАКТИЧЕСКИЕ ЗАНЯТИЯ Практическая работа по теме:

Подробнее

Работа 8. Исследование мультиплексоров

Работа 8. Исследование мультиплексоров Цель работы: изучение принципов построения, практического применения и экспериментального исследования мультиплексоров Продолжительность работы 4 часа. Самостоятельная

Подробнее

Вычислительная техника

Вычислительная техника ВОПРОСЫ НА ВЫБОР ВАРИАНТА ОТВЕТА 1.Какой вход коммутируется на выход мультиплексора (Q) при заданных сигналах на адресных входах? 1. Q=D5 2. Q=D7 3. Q=D6 4. Коммутации не произойдет

Подробнее

Лабораторная работа 2. Триггеры

Лабораторная работа 2. Триггеры Цель: Изучение назначения и принцип работы устройств триггера. Знакомство с базовыми устройствами триггер из библиотеки EWB. Оборудование: Электронная лаборатория Electronics

Подробнее

ЕГЭ Н. В. Потехин

ЕГЭ 2017 Н. В. Потехин 1. Сколько существует натуральных чисел x, для которых выполнено неравенство 11011100 2 < x < DF 16? В ответе укажите только количество чисел, сами числа писать не нужно. 2. Логическая

Подробнее

Основные понятия алгебры логики.

Основные понятия алгебры логики. Для математического описания работы вычислительных устройств и их программного проектирования широко используется алгебра логики (булевская алгебра). Алгебра логики — часть

Подробнее

Логические основы ЭВМ. Алгебра логики

Логические основы ЭВМ. Алгебра логики Основные понятия Логика наука о законах и формах мышления, методах познания и условия определения истинности знаний и суждений. Понятие форма мышления, фиксирующая

Подробнее

Основы алгебры логики

Расчетная работа 4 Основы алгебры логики Поскольку в цифровых устройствах используются только два символа 0 и 1, алгебра логики использует логические переменные и функции от них, которые также принимают

Подробнее

Арифметические основы компьютеров

Арифметические основы компьютеров (По материалам http://book.kbsu.ru/) 1. Что такое система счисления? Система счисления это совокупность приемов и правил, по которым числа записываются и читаются. Существуют

Подробнее

1.Основные сведения из алгебры логики

Тема 4. Логические основы ЭВМ 1.ОСНОВНЫЕ СВЕДЕНИЯ ИЗ АЛГЕБРЫ ЛОГИКИ… 1 2. ЗАКОНЫ АЛГЕБРЫ ЛОГИКИ… 4 3. ПОНЯТИЕ О МИНИМИЗАЦИИ ЛОГИЧЕСКИХ ФУНКЦИЙ… 6 4.ТЕХНИЧЕСКАЯ ИНТЕРПРЕТАЦИЯ ЛОГИЧЕСКИХ ФУНКЦИЙ…

Подробнее

Понятие системы счисления

Понятие системы счисления Для записи информации о количестве объектов используются числа. Числа записываются с использованием особых знаковых систем, которые называются системами счисления (с/с). Алфавит

Подробнее

ЭЛЕКТРОННАЯ БИБЛИОТЕЧНАЯ СИСТЕМА

Федеральное агентство связи Федеральное государственное образовательное бюджетное учреждение высшего профессионального образования ПОВОЛЖСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ ТЕЛЕКОММУНИКАЦИЙ И ИНФОРМАТИКИ

Подробнее

Вариант 1. = 1 у. Вариант 2

Вариант. Перевести десятичное число 30 в двоичный и шестнадцатеричный коды с проверкой. реализующей сложную функцию У.Разработать электрическую принципиальную = у 3. Асинхронный R-S триггер, принцип работы

Подробнее

Цифровые устройства. Электроника и МПТ

Цифровые устройства Электроника и МПТ Цифровые устройства электронные схемы, которые служат для обработки и преобразования цифровых сигналов. Цифровой сигнал импульсы напряжения близкие по форме к прямоугольным.

Подробнее

«КУБАНСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ»

Государственное образовательное учреждение высшего профессионального образования «КУБАНСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ» Физико-технический факультет Кафедра оптоэлектроники Методическое пособие к лабораторной

Подробнее

Приложение 1 Практикум к главе 2

Приложение 1 Практикум к главе 2 «Представление информации в компьютере» Практическая работа к п. 2.1 Пример 2.1. Представьте в виде разложения по степеням основания числа 2466,675 10, 1011,11 2. Для десятичного

Подробнее

Исключающее или для 3 элементов. Более сложные логические элементы

Поведение

Элементы Исключающее ИЛИ, Исключающее ИЛИ-НЕ, Нечётность и Чётность вычисляют соответствующую функцию от значений на входах и выдают результат на выход.

По умолчанию, неподключенные входы игнорируются — то есть, если входы действительно не имеют ничего подключенного к ним — даже провода. Таким образом, вы можете добавить 5-входовый элемент, но подключить только два входа, и он будет работать как 2-входовый элемент; это избавляет вас от необходимости беспокоиться о настройке количества входов каждый раз при создании элемента. (Если все входы не подключены, то на выходе значение ошибки X .) Некоторые пользователи, однако, предпочитают, чтобы Logisim настаивал, чтобы все входы были подключены, поскольку это соответствует реальным элементам. Вы можете включить это поведение, выбрав меню Проект > Параметры…, перейдя на вкладку Моделирование, и выбрав вариант Ошибка для неопределённых входов для Выход элемента при неопределённости.

Двухвходовая таблица истинности для элементов следующая.

x y Исключающее ИЛИ Исключающее ИЛИ-НЕ Нечётность Чётность
0 0 0 1 0 1
0 1 1 0 1 0
1 0 1 0 1 0
1 1 0 1 0 1

Как вы можете видеть, элементы Нечётность и Исключающее ИЛИ ведут себя одинаково в случае двух входов; аналогично, элементы Чётность и Исключающее ИЛИ-НЕ ведут себя одинаково. Но если входов с определённым значением больше двух, то элемент Исключающее ИЛИ будет давать на выходе 1, когда единица строго на одном входе, тогда как элемент Нечётность даст на выходе 1, когда единица на нечётном количестве входов. Элемент Исключающее ИЛИ-НЕ будет давать на выходе 1, когда входов с единицей строго не один, тогда как элемент Чётность даст 1, когда входов с единицей чётное количество. Элементы Исключающее ИЛИ и Исключающее ИЛИ-НЕ имеют атрибут, названный Многовходовое поведение, который позволяет настроить их на использование поведения элементов Нечётность и Чётность.

Если на каких-либо входах значение ошибки (например, если противоречивые значения поступают на один и тот же провод) или плавающее значение, то на выходе будет значение ошибки.

Многобитные версии каждого элемента будут выполнять свои однобитные преобразования над входами поразрядно.

Примечание: многие специалисты утверждают, что поведение фигурного элемента Исключающее ИЛИ должно соответствовать поведению элемента Нечётность, но по этому вопросу нет согласия. Поведение Logisim по умолчанию для элемента Исключающее ИЛИ основано на стандарте IEEE 91. Это также согласуется с интуитивным пониманием термина Исключающее ИЛИ : официант, спрашивающий, хотите вы гарнир из картофельного пюре, моркови, зеленого горошка, или шинкованной капусты, примет только один выбор, а не три, независимо от того, что вам могут сказать некоторые специалисты. (Должен признать, однако, что я не подвергал это заявление серьезным испытаниям.) Вы можете настроить элементы Исключающее ИЛИ и Исключающее ИЛИ-НЕ на использование одного из вариантов, меняя его атрибут Многовходовое поведение.

Контакты (предполагается, что компонент направлен на восток)

Западный край (входы, разрядность соответствует атрибуту Биты данных)

Входы компонента. Их будет столько, сколько указано в атрибуте Количество входов.

Заметьте, что если вы используете фигурные элементы, то западный край элементов Исключающее ИЛИ и Исключающее ИЛИ-НЕ будет искривлён. Тем не менее, входные контакты расположены вряд. Logisim отрисовывает короткие отрезки чтобы показать это; если вы перекроете отрезок, программа будет без предупреждений предполагать, что вы не хотели перекрыть его. При использовании «Вида для печати», эти отрезки не будут отрисованы, если не подключены к проводам.

Восточный край (выход, разрядность соответствует атрибуту Биты данных)

Выход элемента, значение на котором вычисляется на основании текущих значений на входах, как описано выше.

Атрибуты

Когда компонент выбран, или уже добавлен, клавиши от 0 до 9 меняют его атрибут Количество входов, комбинации от Alt-0 до Alt-9 меняют его атрибут Биты данных, а клавиши со стрелками меняют его атрибут Направление.

Направление Направление компонента (его выхода относительно его входов). Биты данных Разрядность входов и выходов компонента. Размер элемента Определяет, следует отрисовывать широкую или узкую версию компонента. Это не влияет на количество входов, которое определяется атрибутом Количество входов; правда, если количество входов превышает 3 (для узкого компонента) или 5 (для широкого), то элемент будет отрисовываться с «крыльями», чтобы вместить запрошенное количество входов. Количество входов Определяет, сколько контактов на западном крае будет иметь компонент. Многовходовое поведение (только для Исключающее ИЛИ и Исключающее ИЛИ-НЕ) Когда входов три или более, то значение на выходе элементов Исключающее ИЛИ и Исключающее ИЛИ-НЕ будет основано или на том, что 1 строго на одном входе (по умолчанию), или на нечётном количестве входов.

Операция исключающее ИЛИ (неравнозначность, сложение по модулю два) обозначается символом и отличается от логического ИЛИ только приA=1 и B=1.

Таким образом, неравнозначность двух высказываний Х1 и Х2 называют такое высказывание Y, которое истинно тогда и только тогда, когда одно из этих высказываний истинно, а другое ложно.

Определение данной операции может быть записано в виде таблицы истинности (таблица 6):

Таблица 6 – Таблица истинности операции «ИСКЛЮЧАЮЩЕЕ ИЛИ»

Как видно из таблицы 6, логика работы элемента соответствует его названию.

Это тот же элемент «ИЛИ» с одним небольшим отличием. Если значение на обоих входах равно логической единице, то на выходе элемента «ИСКЛЮЧАЮЩЕЕ ИЛИ», в отличие от элемента «ИЛИ», не единица, а ноль.

Операция «ИСКЛЮЧАЮЩЕЕ ИЛИ» фактически сравнивает на совпадение два двоичных разряда.

Каждая логическая связка рассматривается как операция над логическими высказываниями и имеет своё название и обозначение (таблица 7).

Таблица 7 – Основные логические операции

Обозначение

операции

Читается

Название операции

Альтернативные обозначения

Отрицание (инверсия)

Черта сверху

Конъюнкция (логическое умножение)

Дизъюнкция (логическое сложение)

Если … то

Импликация

Тогда и только тогда

Эквиваленция

Либо … либо

ИСКЛЮЧАЮЩЕЕ ИЛИ (сложение по модулю 2)

  1. Порядок выполнения логических операций в сложном логическом выражении

Система логических операций инверсии, конъюнкции, дизъюнкции позволяет построить сколь угодно сложное логическое выражение.

При вычислении значения логического выражения принят определённый порядок выполнения логических операций.

1. Инверсия.

2. Конъюнкция.

3. Дизъюнкция.

4. Импликация.

5. Эквивалентность.

Для изменения указанного порядка выполнения операций используются скобки.

  1. Логические выражения и таблицы истинности

    1. Логические выражения

Каждое составное высказывание можно выразить в виде формулы (логического выражения), в которую входят логические переменные, обозначающие высказывания, и знаки логических операций, обозначающие логические функции.

Для записи составного высказывания в виде логического выражения на формальном языке (языке алгебры логики) в составном высказывании нужно выделить простые высказывания и логические связи между ними.

Запишем в форме логического выражения составное высказывание «(2·2=5 или 2∙2=4) и (2∙2≠5 или 2∙2 4)».

Проанализируем составное высказывание. Оно содержит два простых высказывания:

А = «2 2=5»-ложно (0),

В = «2 2=4»-истинно (1).

Тогда составное высказывание можно записать в следующей форме:

«(А или В ) и (Ā или В )».

Теперь необходимо записать высказывание в форме логического выражения с учётом последовательности выполнения логических операций. При выполнении логических операций определён следующий порядок их выполнения:

инверсия, конъюнкция, дизъюнкция.

Для изменения указанного порядка могут использоваться скобки:

F = (A v В ) & (Ā v В ).

Истинность или ложность составных высказываний можно определять чисто формально, руководствуясь законами алгебры высказываний, не обращаясь к смысловому содержанию высказываний.

Подставим в логическое выражение значения логических переменных и, используя таблицы истинности базовых логических операций, получим значение логической функции:

F = (A v В) & (Ā v В) = (0 v 1) & (1 v 0) = 1 & 1 = 1.

      Таблицы истинности

Таблицы, в которых логические операции отражают результаты вычислений сложных высказываний при различных значениях исходных простых высказываний, называются таблицами истинности.

Простые высказывания обозначаются переменными (например, A и B).

При построении таблиц истинности целесообразно руководствоваться определённой последовательностью действий:

    необходимо определить количество строк в таблице истинности. Оно равно количеству возможных комбинаций значений логических переменных, входящих в логическое выражение. Если количество логических переменных равно п, то:

количество строк = 2 n .

В нашем случае логическая функция

имеет 2 переменные и, следовательно, количество строк в таблице истинности должно быть равно 4;

    необходимо определить количество столбцов в таблице истинности, которое равно количеству логических переменных плюс количество логических операций.

В нашем случае количество переменных равно двум: А и В, а количество логических операций — пяти (таблица 8), то есть количество столбцов таблицы истинности равно семи;

    необходимо построить таблицу истинности с указанным количеством строк и столбцов, обозначить столбцы и внести в таблицу возможные наборы значений исходных логических переменных;

    необходимо заполнить таблицу истинности по столбцам, выполняя базовые логические операции в необходимой последовательности и в соответствии с их таблицами истинности.

Теперь мы можем определить значение логической функции для любого набора значений логических переменных.

Таблица 8 – Таблица истинности логической функции

Электрическая схема, предназначенная для выполнения какой-либо логической операции с входными данными, называется логическим элементом. Входные данные представляются здесь в виде напряжений различных уровней, и результат логической операции на выходе — также получается в виде напряжения определенного уровня.

Операнды в данном случае подаются — на вход логического элемента поступают сигналы в форме напряжения высокого или низкого уровня, которые и служат по сути входными данными. Так, напряжение высокого уровня — это логическая единица 1 — обозначает истинное значение операнда, а напряжение низкого уровня 0 — значение ложное. 1 — ИСТИНА, 0 — ЛОЖЬ.

Логический элемент — элемент, осуществляющий определенные логические зависимость между входными и выходными сигналами. Логические элементы обычно используются для построения логических схем вычислительных машин, дискретных схем автоматического контроля и управления. Для всех видов логических элементов, независимо от их физической природы, характерны дискретные значения входных и выходных сигналов.

Логические элементы имеют один или несколько входов и один или два (обычно инверсных друг другу) выхода. Значения «нулей» и «единиц» выходных сигналов логических элементов определяются логической функцией, которую выполняет элемент, и значениями «нулей» и «единиц» входных сигналов, играющих роль независимых переменных. Существуют элементарные логические функции, из которых можно составить любую сложную логическую функцию.

В зависимости от устройства схемы элемента, от ее электрических параметров, логические уровни (высокие и низкие уровни напряжения) входа и выхода имеют одинаковые значения для высокого и низкого (истинного и ложного) состояний.

Традиционно логические элементы выпускаются в виде специальных радиодеталей — интегральных микросхем. Логические операции, такие как конъюнкция, дизъюнкция, отрицание и сложение по модулю (И, ИЛИ, НЕ, исключающее ИЛИ) — являются основными операциями, выполняемыми на логических элементах основных типов. Далее рассмотрим каждый из этих типов логических элементов более внимательно.

Логический элемент «И» — конъюнкция, логическое умножение, AND


«И» — логический элемент, выполняющий над входными данными операцию конъюнкции или логического умножения. Данный элемент может иметь от 2 до 8 (наиболее распространены в производстве элементы «И» с 2, 3, 4 и 8 входами) входов и один выход.

Условные обозначения логических элементов «И» с разным количеством входов приведены на рисунке. В тексте логический элемент «И» с тем или иным числом входов обозначается как «2И», «4И» и т. д. — элемент «И» с двумя входами, с четырьмя входами и т. д.


Таблица истинности для элемента 2И показывает, что на выходе элемента будет логическая единица лишь в том случае, если логические единицы будут одновременно на первом входе И на втором входе. В остальных трех возможных случаях на выходе будет ноль.

На западных схемах значок элемента «И» имеет прямую черту на входе и закругление на выходе. На отечественных схемах — прямоугольник с символом «&».

Логический элемент «ИЛИ» — дизъюнкция, логическое сложение, OR


«ИЛИ» — логический элемент, выполняющий над входными данными операцию дизъюнкции или логического сложения. Он так же как и элемент «И» выпускается с двумя, тремя, четырьмя и т. д. входами и с одним выходом. Условные обозначения логических элементов «ИЛИ» с различным количеством входов показаны на рисунке. Обозначаются данные элементы так: 2ИЛИ, 3ИЛИ, 4ИЛИ и т. д.


Таблица истинности для элемента «2ИЛИ» показывает, что для появления на выходе логической единицы, достаточно чтобы логическая единица была на первом входе ИЛИ на втором входе. Если логические единицы будут сразу на двух входах, на выходе также будет единица.

На западных схемах значок элемента «ИЛИ» имеет закругление на входе и закругление с заострением на выходе. На отечественных схемах — прямоугольник с символом «1».

Логический элемент «НЕ» — отрицание, инвертор, NOT

«НЕ» — логический элемент, выполняющий над входными данными операцию логического отрицания. Данный элемент, имеющий один выход и только один вход, называют еще инвертором, поскольку он на самом деле инвертирует (обращает) входной сигнал. На рисунке приведено условное обозначение логического элемента «НЕ».

Таблица истинности для инвертора показывает, что высокий потенциал на входе даёт низкий потенциал на выходе и наоборот.

На западных схемах значок элемента «НЕ» имеет форму треугольника с кружочком на выходе. На отечественных схемах — прямоугольник с символом «1», с кружком на выходе.

Логический элемент «И-НЕ» — конъюнкция (логическое умножение) с отрицанием, NAND

«И-НЕ» — логический элемент, выполняющий над входными данными операцию логического сложения, и затем операцию логического отрицания, результат подается на выход. Другими словами, это в принципе элемент «И», дополненный элементом «НЕ». На рисунке приведено условное обозначение логического элемента «2И-НЕ».


Таблица истинности для элемента «И-НЕ» противоположна таблице для элемента «И». Вместо трех нулей и единицы — три единицы и ноль. Элемент «И-НЕ» называют еще «элемент Шеффера» в честь математика Генри Мориса Шеффера, впервые отметившего значимость этой в 1913 году. Обозначается как «И», только с кружочком на выходе.

Логический элемент «ИЛИ-НЕ» — дизъюнкция (логическое сложение) с отрицанием, NOR

«ИЛИ-НЕ» — логический элемент, выполняющий над входными данными операцию логического сложения, и затем операцию логического отрицания, результат подается на выход. Иначе говоря, это элемент «ИЛИ», дополненный элементом «НЕ» — инвертором. На рисунке приведено условное обозначение логического элемента «2ИЛИ-НЕ».


Таблица истинности для элемента «ИЛИ-НЕ» противоположна таблице для элемента «ИЛИ». Высокий потенциал на выходе получается лишь в одном случае — на оба входа подаются одновременно низкие потенциалы. Обозначается как «ИЛИ», только с кружочком на выходе, обозначающим инверсию.

Логический элемент «исключающее ИЛИ» — сложение по модулю 2, XOR

«исключающее ИЛИ» — логический элемент, выполняющий над входными данными операцию логического сложения по модулю 2, имеет два входа и один выход. Часто данные элементы применяют в схемах контроля. На рисунке приведено условное обозначение данного элемента.

Изображение в западных схемах — как у «ИЛИ» с дополнительной изогнутой полоской на стороне входа, в отечественной — как «ИЛИ», только вместо «1» будет написано «=1».


Этот логический элемент еще называют «неравнозначность». Высокий уровень напряжения будет на выходе лишь тогда, когда сигналы на входе не равны (на одном единица, на другом ноль или на одном ноль, а на другом единица) если даже на входе будут одновременно две единицы, на выходе будет ноль — в этом отличие от «ИЛИ». Данные элементы логики широко применяются в сумматорах.

функция , выполняемая ими, несколько сложнее, чем в случае элемента И или элемента ИЛИ. Все входы элементов Исключающее ИЛИ равноправны, однако ни один из входов не может заблокировать другие входы, установив выходной сигнал в уровень единицы или нуля. Таблица 4.1. Таблица истинности двухвходовых элементов исключающего ИЛИ
Вход 1 Вход 2 Выход
0 0 0
0 1 1
1 0 1
1 1 0


Рис. 4.1.

Под функцией Исключающее ИЛИ понимается следующее: единица на выходе появляется тогда, когда только на одном входе присутствует единица . Если единиц на входах две или больше, или если на всех входах нули, то на выходе будет нуль. Таблица истинности двухвходового элемента Исключающее ИЛИ приведена в табл. 4.1. Обозначения, принятые в отечественных и зарубежных схемах, показаны на рис. 4.1. Надпись на отечественном обозначении элемента Исключающее ИЛИ «=1» как раз и обозначает, что выделяется ситуация, когда на входах одна и только одна единица .

Элементов Исключающее ИЛИ в стандартных сериях немного. Отечественные серии предлагают микросхемы ЛП5 (четыре двухвходовых элемента с выходом 2С), ЛЛ3 и ЛП12, отличающиеся от ЛП5 выходом ОК. Слишком уж специфическая функция реализуется этими элементами.

С точки зрения математики, элемент Исключающее ИЛИ выполняет операцию так называемого суммирования по модулю 2. Поэтому эти элементы также называются сумматорами по модулю два. Как уже отмечалось в предыдущей лекции, обозначается суммирование по модулю 2 знаком плюса, заключенного в кружок.

Основное применение элементов Исключающее ИЛИ, прямо следующее из таблицы истинности , состоит в сравнении двух входных сигналов. В случае, когда на входы приходят две единицы или два нуля (сигналы совпадают), на выходе формируется нуль (см. табл. 4.1) . Обычно при таком применении на один вход элемента подается постоянный уровень, с которым сравнивается изменяющийся во времени сигнал, приходящий на другой вход. Но значительно чаще для сравнения сигналов и кодов применяются специальные микросхемы компараторов кодов , которые будут рассмотрены в следующей лекции.

В качестве сумматора по модулю 2 элемент Исключающее ИЛИ используется также в параллельных и последовательных делителях по модулю 2, служащих для вычисления циклических контрольных сумм. Но подробно эти схемы будут рассмотрены в лекциях 14,15.

Важное применение элементов Исключающее ИЛИ — это управляемый инвертор (рис. 4.2) . В этом случае один из входов элемента используется в качестве управляющего, а на другой вход элемента поступает информационный сигнал. Если на управляющем входе единица , то входной сигнал инвертируется, если же нуль — не инвертируется. Чаще всего управляющий сигнал задается постоянным уровнем, определяя режим работы элемента, а информационный сигнал является импульсным. То есть элемент Исключающее ИЛИ может изменять полярность входного сигнала или фронта, а может и не изменять в зависимости от управляющего сигнала .


Рис. 4.2.

В случае, когда имеется два сигнала одинаковой полярности (положительные или отрицательные), и при этом их одновременный приход исключается, элемент Исключающее ИЛИ может быть использован для смешивания этих сигналов (рис. 4.3) . При любой полярности входных сигналов выходные сигналы элемента будут положительными. При положительных входных сигналах элемент Исключающее ИЛИ будет работать как элемент 2ИЛИ, а при отрицательных он будет заменять элемент 2И-НЕ. Такие замены могут быть полезны в тех случаях, когда в схеме остаются неиспользованными некоторые элементы Исключающее ИЛИ. Правда, при этом надо учитывать, что задержка распространения сигнала в элементе Исключающее ИЛИ обычно несколько больше (примерно в 1,5 раза), чем задержка в простейших элементах И, И-НЕ, ИЛИ, ИЛИ-НЕ.

Так же, как и стандартные Булевы выражения, информация на входах и выходах различных логических элементов или логических схем может быть собрана в единую таблицу – таблицу истинности.

Таблица истинности дает наглядное представление о системе логических функций. В таблице истинности отображаются сигналы на выходах логических элементов при всех возможных комбинациях сигналов на их входах.

В качестве примера, рассмотрим логическую схему с двумя входами и одним выходом. Входные сигналы отметим как «А» и «В», а выход «Q». Есть четыре (2²) возможных комбинаций входных сигналов, которые можно подать на эти два входа («ON — наличие сигнала» и «OFF — отсутствие сигнала»).

Однако, когда речь идет о логических выражениях и, особенно о таблице истинности логических элементов, вместо общего понятия «наличие сигнала» и «отсутствие сигнала» используют битные значения, которые представляют собой логический уровень «1» и логический уровень «0» соответственно.

Тогда четыре возможные комбинации «А» и «В» для 2-входного логического элемента можно представить в следующем виде:

  1. «OFF» — «OFF» или (0, 0)
  2. «OFF» — «ON» или (0, 1)
  3. «ON» — «OFF» или (1, 0)
  4. «ON» — «ON» или (1, 1)

Следовательно, у логической схемы имеющей три входа будет восемь возможных комбинаций (2³) и так далее. Для обеспечения легкого понимания сути таблицы истинности, мы будем изучать ее только на простых логических элементах с числом входов не превышающим двух. Но, несмотря на это, принцип получения логических результатов для многовходных элементов схемы остается таким же.

Практически, таблица истинности состоит из одного столбца для каждой из входных переменных (например, А и В), и один последний столбец для всех возможных результатов логической операции (Q). Следовательно, каждая строка таблицы истинности содержит один из возможных вариантов входных переменных (например, A = 1, B = 0), и результат операции с этими значениям.

Таблица истинности

Элемент «И»

Для логического элемента «И» выход Q будет содержать лог.1, только если на оба входа («А» и «В») будет подан сигнал лог.1

Микросхемы, содержащие логический элемент «И»:

  • К155ЛИ1, аналог SN7408N
  • К155ЛИ5 с открытым коллектором, аналог SN74451N
  • К555ЛИ1, аналог SN74LS08N
  • К555ЛИ2 с открытым коллектором, аналог SN74LS09N

Элемент «ИЛИ»

Выход Q, элемента «ИЛИ», будет иметь лог.1, если на любой из двух входов или же на оба входа сразу подать лог.1


Микросхемы, содержащие логический элемент «ИЛИ»:

  • К155ЛЛ1, аналог SN7432N
  • К155ЛЛ2 с открытым коллектором, аналог SN75453N
  • К555ЛЛ1, аналог SN74LS32N

Элемент «НЕ»

В данном случае выход Q, логического элемента «НЕ», будет иметь сигнал противоположный входному сигналу.

Микросхемы, содержащие логический элемент «НЕ»:

  • К155ЛН1, аналог SN7404N
  • К155ЛН2 с открытым коллектором, аналог SN7405N
  • К155ЛН3, аналог SN7406N
  • К155ЛН5 с открытым коллектором, аналог SN7416N
  • К155ЛН6, аналог SN7466N

Элемент «И-НЕ»

На выходе Q элемента «И-НЕ» будет лог.1 если на обоих входах одновременно отсутствует сигнал лог.1

Микросхемы, содержащие логический элемент «И-НЕ»:

  • К155ЛА3, аналог SN7400N
  • К155ЛА8, аналог SN7401N
  • К155ЛА9 с открытым коллектором, аналог SN7403N
  • К155ЛА11 с открытым коллектором, аналог SN7426N
  • К155ЛА12 с открытым коллектором, аналог SN7437N
  • К155ЛА13 с открытым коллектором, аналог SN7438N
  • К155ЛА18 с открытым коллектором, аналог SN75452N

Элемент «ИЛИ-НЕ»

Только если на оба входа логического элемента «ИЛИ-НЕ» подать лог.0 мы получим на его выходе Q сигнал соответствующий лог.1

Микросхемы, содержащие логический элемент «ИЛИ-НЕ»:

  • К155ЛЕ1, аналог SN7402N
  • К155ЛЕ5, аналог SN7428N
  • К155ЛЕ6, аналог SN74128N

Элемент «Исключающее ИЛИ»

В данном случае выход Q будет содержать лог.1, если на вход элемента «Исключающее ИЛИ» поданы два противоположных друг другу сигнала.

Микросхемы, содержащие логический элемент «Исключающее ИЛИ»:

  • К155ЛП5, аналог SN7486N

Подведем итог, собрав все полученные ранее результаты работы логических элементов в единую таблицу истинности:

Рабочий лист булевой алгебры — Цифровые схемы

Пусть электроны сами дадут вам ответы на ваши собственные «практические задачи»!

Примечания:

По моему опыту, студентам требуется много практики с анализом цепей, чтобы стать профессионалом. С этой целью инструкторы обычно предоставляют своим ученикам множество практических задач, над которыми нужно работать, и дают ученикам ответы, с которыми они могут проверить свою работу. Хотя такой подход позволяет студентам овладеть теорией схем, он не дает им полноценного образования.

Студентам нужна не только математическая практика. Им также нужны настоящие практические схемы построения схем и использование испытательного оборудования. Итак, я предлагаю следующий альтернативный подход: ученики должны построить свои собственные «практические задачи» с реальными компонентами и попытаться предсказать различные логические состояния. Таким образом, цифровая теория «оживает», и учащиеся получают практические навыки, которые они не получили бы, просто решая булевы уравнения или упрощая карты Карно.

Еще одна причина для использования этого метода практики — научить студентов научному методу : процессу проверки гипотезы (в данном случае предсказания логического состояния) путем проведения реального эксперимента.Студенты также разовьют реальные навыки поиска и устранения неисправностей, поскольку они время от времени допускают ошибки при построении схем.

Выделите несколько минут времени со своим классом, чтобы ознакомиться с некоторыми «правилами» построения схем, прежде чем они начнутся. Обсудите эти проблемы со своими учениками в той же сократической манере, в которой вы обычно обсуждаете вопросы рабочего листа, вместо того, чтобы просто говорить им, что они должны и не должны делать. Я никогда не перестаю удивляться тому, насколько плохо студенты понимают инструкции, представленные в типичном формате лекции (инструкторский монолог)!

Я настоятельно рекомендую логические схемы КМОП для домашних экспериментов, где студенты могут не иметь доступа к 5-вольтовому регулируемому источнику питания.Современные схемы КМОП гораздо более устойчивы к статическому разряду, чем схемы первых КМОП, поэтому опасения, что студенты могут навредить этим устройствам из-за отсутствия «надлежащей» лаборатории дома, в значительной степени необоснованны.

Примечание для тех инструкторов, которые могут жаловаться на «потраченное впустую» время, необходимое ученикам для построения реальных схем вместо того, чтобы просто математически анализировать теоретические схемы:

Какова цель студентов, посещающих ваш курс?

Если ваши ученики будут работать с реальными схемами, им следует по возможности учиться на реальных схемах.Если ваша цель — обучить физиков-теоретиков, то во что бы то ни стало придерживайтесь абстрактного анализа! Но большинство из нас планируют, чтобы наши ученики что-то делали в реальном мире с образованием, которое мы им даем. «Потраченное впустую» время, потраченное на создание реальных схем, принесет огромные дивиденды, когда им придет время применить свои знания для решения практических задач.

Кроме того, когда студенты создают свои собственные практические задачи, они учатся выполнять первичных исследований , тем самым давая им возможность продолжить свое образование в области электротехники / электроники в автономном режиме.

В большинстве наук реалистичные эксперименты намного сложнее и дороже, чем электрические схемы. Профессора ядерной физики, биологии, геологии и химии хотели бы, чтобы их студенты применяли передовую математику в реальных экспериментах, не представляющих опасности для безопасности и стоивших меньше, чем учебник. Они не могут, но вы можете. Воспользуйтесь удобством, присущим вашей науке, и заставит ваших учеников практиковать математику на множестве реальных схем!

Логические ворота


Задача 1. На следующей диаграмме показана схема Схема выпадающего меню для конкретного затвора CMOS:
  1. Какая правильная схема подтягивания схема? Чтобы выяснить дополнение схемы полевого транзистора, разложите его на ПОСЛЕДОВАТЕЛЬНУЮ и ПАРАЛЛЕЛЬНУЮ подсхемы. В В нашем примере схема выпадающего NFET-транзистора может быть разложена в качестве: ПАРАЛЛЕЛЬНАЯ (СЕРИЯ (ПАРАЛЛЕЛЬНАЯ (A, B), C), D) Дополнительная схема просто преобразует СЕРИИ схемы в ПАРАЛЛЕЛЬНЫЕ схемы и наоборот: СЕРИЯ (ПАРАЛЛЕЛЬНАЯ (СЕРИЯ (A, B), C), D) которую мы затем можем нарисовать в виде схемы, используя дополнительные тип полевого транзистора (в данном примере полевого транзистора): Обратите внимание, что последовательные цепи можно нарисовать с помощью компонентов в любом порядке, поэтому существует несколько одинаково законных подтягиваний. схемы.
    1. Если предположить, что схема подтяжки спроектирована правильно, что логическая функция реализовала этот вентиль? Начните с разложения ПОСЛЕДОВАТЕЛЬНОСТИ / ПАРАЛЛЕЛЬНОСТИ раскрывающегося списка. данные в ответе на предыдущий вопрос: ПАРАЛЛЕЛЬНАЯ (СЕРИЯ (ПАРАЛЛЕЛЬНАЯ (A, B), C), D) Преобразуйте соединения СЕРИИ в И и ПАРАЛЛЕЛЬНЫЕ соединения в ИЛИ: ИЛИ (И (ИЛИ (A, B), C), D) Наконец, переверните ответ, чтобы получить ВЫХОД = — (D + C * (A + B)) где «-» НЕ, «*» — И, а «+» — ИЛИ.
      1. Предполагая, что схема подтягивания спроектирована правильно, когда выход CMOS затвора выше логический «0», в установившемся состоянии что бы мы ожидать, что напряжение на выходной клемме будет? Каким было бы напряжение, если бы на выходе был логика «1»? Когда на выходе CMOS-затвора установлен логический «0», мы ожидаем, что напряжение будет практически 0 В.Есть небольшая утечка через схема подтяжки, даже если PFETS выключены, так что выход не совсем 0 В, а ток через опускание NFET много порядка величина больше. Точно так же, когда выход CMOS-затвора представляет собой логическую «1», мы ожидаем, что напряжение будет таким же, как и мощность напряжение питания (VDD).
        Задача 2. На следующей диаграмме показана схема подтяжки для конкретный вентиль CMOS:
        1. Нарисуйте схему раскрывающейся схемы для этого КМОП-затвора.Подтягивание настроено как СЕРИЯ (ПАРАЛЛЕЛЬНЫЙ (A, D), ПАРАЛЛЕЛЬНЫЙ (B, C)), поэтому раскрывающееся меню должно быть дополнением: ПАРАЛЛЕЛЬНЫЙ (СЕРИЯ (A, D), СЕРИЯ (B, C))
          1. Предполагая, что схема раскрывающегося меню спроектирована правильно, дайте выражение для логической функции, реализованной этим вентилем. Используя схему подтягивания, мы можем получить следующую сумму произведений выражение для F:
             _ _ _ _ _ _ _ _ _ _ _ _ _
            F = (A + D) * (B + C) = A * B + A * C + B * D + C * D
             
            Или мы можем взглянуть на схему раскрывающегося списка и выразить F как дополнение функции, описывающей, когда раскрывающееся меню включено:
             _________
            F = A * D + B * C
             
            Используя несколько приложений теоремы ДеМоргана, это можно расширить до
             ___ ___ _ _ _ _
            F = (A * D) * (B * C) = (A + D) * (B + C)
             
            это выражение, которое мы получили с помощью схемы подтягивания.
            Задача 3. Рассмотрим следующую схему, построенную из nfets и пфетс:
            1. Можно ли использовать эту схему в качестве затвора CMOS? Если не, объяснить, почему. Если да, то какую функцию он вычисляет? Поскольку схемы подтягивания и опускания дополняют друг друга, схема является допустимым вентилем CMOS. Функция
               _________ ___ _ _ _ _ _ _ _ _
              F = (A * B) + C = (A * B) * C = (A + B) * C = A * C + B * C
               

              Задача 4. Рассмотрим булеву функцию с 4 входами Y = (A * B) + (C * D), где «*» — это И, а «+» — это ИЛИ.
              1. Реализуйте функцию с помощью одного КМОП-затвора с 4 входами и инвертора.
                Задача 5. Анна Лог, схемотехник, которая пропустила несколько в начале 6.111 лекций, изо всех сил пытается разработать свой первый логический вентиль CMOS. У нее есть реализована следующая схема: Анна изготовила 100 тестовых микросхем, содержащих эту схему, и имеет простая схема тестирования, которая позволяет ей опробовать предложенные ворота статически для различных комбинаций входов A и B.У нее есть выгорела 97 своих чипов, и ей нужна ваша помощь, прежде чем уничтожить оставшиеся три. Она уверена, что применяет только действительные данные напряжения и ожидает найти действующий выход на клемме C. Анна также продолжает замечать очень слабый запах дыма.
                1. Что выжигает тестовые чипы Анны? Дайте конкретный сценарий, включая входные значения вместе с описанием сбоя сценарий. Для каких комбинаций входов произойдет сбой? Чипы выгорают, когда одновременно выполняются подтягивания и подтягивания. активный.Это произойдет, когда A = 0, B = 1 или когда A = 1, B = 0.
                  1. Существуют ли входные комбинации, для которых Анна может ожидать действительного вывода на C? Объяснять. Да, если A = 1 и B = 1, то C = 0. Или если A = 0 и B = 0, то C = 1
                    1. Одна из тестовых микросхем Анны вышла из строя из-за того, что сгорела подтяжка. подключен к A, а также к B. сгоревшие полевые транзисторы выглядят как разомкнутая цепь, но остальные схема остается работоспособной. Можно ли использовать полученную схему в качестве комбинационное устройство, два входа которого — A и B? Объясните его поведение для каждой комбинации действительные входы.Нет. Когда A = 1 и B = 0, цепь снова перегорит, так как подтяжка и Pulldown будет активен, что приведет к сгоранию цепи. Так же выход не определен, когда A = 0 и B = 1, так как ни подтяжка, ни раскрывающиеся списки активны.
                      1. Чтобы спасти оставшиеся три фишки, Анна соединяет A и B входов каждого и пытается использовать его как вентиль с одним входом. Может ли результат можно ли использовать как одноходовое комбинационное устройство? Объяснять. да. Поскольку A = B, остается следующая функция (инвертор):
                        Задача 6. Иногда вы встретите схему CMOS, где комплементарный характер понижения n-канала и p-канала подтягивания не очевидны, как в схеме, показанной ниже:
                        1. Составьте таблицу, которая показывает состояние каждого транзистора в приведенная выше схема для всех комбинаций входов A и B.
                          1. Вычислите выход Y для каждой комбинации входов и опишите функция вышеуказанной схемы. Выход Y подключен к четырем парам транзисторов последовательно, поэтому каждая из этих пар может влиять на результат.
                              , когда A = 0 и B = 0, транзисторы T4 и T5 включены, поэтому Y = 0 когда A = 0 и B = 1, транзисторы T6 и T7 включены, поэтому Y = 1 когда A = 1 и B = 0, транзисторы T2 и T3 включены, поэтому Y = 1 когда A = 1 и B = 1, транзисторы T8 и T9 включены, поэтому Y = 0
                            Собирая все вместе, мы заключаем, что Y = XOR (A, B).
                            Задача 7. Рассмотрим следующую схему, которая реализует функцию с двумя входами H (A, B):
                            1. Заполните следующую таблицу истинности для H:
                              1. Приведите выражение для суммы произведений, соответствующее приведенной выше таблице истинности.Уравнение имеет один член продукта для каждой строки таблицы истинности. где H (A, B) = 1. Каждый член продукта содержит два литерала, по одному для каждого двух входов.
                                 _ _ _
                                Н = А * В + А * В + А * В
                                 
                                1. Используя следующую таблицу временных характеристик для каждого компонента, что такое t CD и t PD для схемы показано выше?
                                  ворота t CD t PD
                                  I 3ps 15ps
                                  ND2 5123
                                  NR2 5ps 30ps
                                  OR2 12ps 50ps
                                  t CD = cd (NR2) + cd (NR2) + cd (ND2) = 15ps
                                    = минимум с учетом всех путей от входов к выходу
                                  t PD = pd (AN2) + pd (NR2) + pd (ND2) = 110ps
                                    = максимум с учетом всех путей от входов к выходу

                                  Задача 8. Гейтс и булевы уравнения
                                  1. Покажите логическое уравнение для функции F, описываемой следующая схема:
                                                 _ _ _
                                    F (A, B, C, D) = A * B + A * C * D + A * B * C
                                     
                                    1. Рассмотрим схему, показанную ниже. Каждый из управляющих входов, C0 через C3 должен быть привязан к константе 0 или 1. Каковы значения от C0 до C3 это приведет к тому, что F будет исключающим ИЛИ А и Б? Мы хотим, чтобы F было 1, когда A = 1 и B = 0, или когда A = 0 и B = 1.Итак, C0 = 0, C1 = 1, C2 = 1, C3 = 0.
                                      1. Может любой произвольный Логическая функция A и B может быть реализована посредством соответствующего подключения управляющие сигналы с C0 по C3? да. Эта схема реализует 4-входной мультиплексор с двумя линиями выбора. соединены с A и B. Выбирая соответствующие значения для C0 — C3, мы может реализовывать любую из 16 возможных булевых функций от A и B.
                                        1. Приведите выражение суммы произведений для каждого из следующие схемы:
                                                _ _
                                          (А) = А * В + В + С
                                                _ _
                                          (В) = А * С + В * С
                                                _ _
                                          (С) = А * С + В * С
                                                _ _ _
                                          (D) = A * B + A * C * D + A * B * C
                                                _ _ _
                                          (E) = A * D + B * C + B * D
                                           
                                          1. Дайте каноническое выражение суммы произведений для логической функции описывается каждой таблицей истинности ниже Мы можем построить выражение суммы произведений из таблицы истинности записав термин продукта для каждой строки таблицы, где выход равен 1.Каждый термин продукта содержит все входные данные переменные: напрямую (например, «A»), если эта переменная равна 1 для этого строка таблицы истинности, или инвертируется (т. е. «не А»), если эта переменная равно 0 для этой строки таблицы истинности. Затем мы ИЛИ условия продукта вместе, чтобы получить окончательное выражение:
                                                       _ _ _ _ _ _
                                            F (A, B, C) = A * B * C + A * B * C + A * B * C + A * B * C
                                                       _ _ _
                                            G (A, B, C) = A * B * C + A * B * C + A * B * C + A * B * C
                                             
                                            1. Мы видели, что всего существует шестнадцать логических значений с двумя входами. функции.Сколько существует логических функций с 5 входами? Есть 2 2 5 = 2 32 5 входов логические функции. Чтобы понять, почему, вспомните, что таблица истинности для функции с 5 входами будет 32 строки, по одной для каждого возможного комбинация 5 входов. Выходной столбец для каждой строки можно заполнить одним из двух вариантов («0» или «1»), в сумме из 2 32 возможных способов заполнения выходного столбца на все 32 ряда.
                                              Задача 9. Кодер приоритета имеет входы, которым назначены некоторые заранее определенные порядок.На выходе получается двоичное кодирование первого входа со знаком «1». из упорядоченного списка, в противном случае он равен нулю.
                                              1. Приведите таблицу истинности для кодировщика приоритета с 3 входами. Предположим, что это входы A, B, C с приоритетом A 3, приоритетом B 2. и C приоритет 1:
                                                A B C | P1 P0
                                                ======== | =========
                                                0 0 0 | 0 0
                                                0 0 1 | 0 1
                                                0 1 0 | 1 0
                                                0 1 1 | 1 0
                                                1 0 0 | 1 1
                                                1 0 1 | 1 1
                                                1 1 0 | 1 1
                                                1 1 1 | 1 1
                                                 
                                                1. Приведите сумму продуктов реализации этого приоритетного кодировщика.
                                                       _ _ _ _ _ _ _
                                                  P1 = A * B * C + A * B * C + A * B * C + A * B * C + A * B * C + A * B * C = A + B
                                                       _ _ _ _ _ _ _
                                                  P0 = A * B * C + A * B * C + A * B * C + A * B * C + A * B * C = A + B * C
                                                   

                                                  Задача 10. Предположим, мы строим схемы, используя только следующие три компонента:
                                                  • инвертор: tcd = 0,5 нс, tpd = 1,0 нс, tr = tf = 0,7 нс
                                                  • NAND с 2 входами: tcd = 0,5 нс, tpd = 2,0 нс, tr = tf = 1,2 нс
                                                  • 2 входа NOR: tcd = 0.5 нс, tpd = 2,0 нс, tr = tf = 1,2 нс
                                                  Рассмотрим следующую схему, построенную на инверторе. и четыре 2-входных логических элемента ИЛИ-НЕ:
                                                  1. Что такое t PD для этой схемы? t PD для цепи — максимальная накопленная задержка распространения учитывая все пути от любого входа к любому выходу. В этом Схема, самый длинный путь включает три логических элемента NAND с 2 входами с накопительным t ПД = 6нс.
                                                    1. Что такое t CD для этой схемы? t CD для контура — минимальная совокупная задержка загрязнения учитывая все пути от любого входа к любому выходу.В этом Схема кратчайшего пути включает два логических элемента И-НЕ с 2 входами. с накопленным t CD = 1нс.
                                                      1. Что такое PD из самого быстрого эквивалента схема (т.е. та, которая реализует ту же функцию) построен с использованием только трех компонентов, перечисленных выше? Самый простой способ определить функциональность схема предназначена для построения таблицы истинности:
                                                        A B | ИЗ
                                                        ====== | =====
                                                        0 0 | 1
                                                        0 1 | 0
                                                        1 0 | 1
                                                        1 1 | 0
                                                         
                                                        откуда мы видим, что OUT = не B.Мы можем реализовать это с одним инвертором, у которого t PD = 1 нс.
                                                        Задача 11. Предположим, что каждый компонент в схеме ниже имеет задержка распространения (tpd) 10 нс, задержка загрязнения (tcd) 1 нс, а время нарастания и спада ничтожно. Предположим изначально что все четыре входа долгое время равны 1, а затем вход D меняется на 0.
                                                        1. Нарисуйте график осциллограммы, показывающий, как X, Y, Z, W и Q изменяется со временем после перехода входа на D.

% PDF-1.4 % 5058 0 obj> эндобдж xref 5058 572 0000000016 00000 н. 0000014243 00000 п. 0000011736 00000 п. 0000014331 00000 п. 0000014533 00000 п. 0000020053 00000 п. 0000020102 00000 п. 0000020151 00000 п. 0000020200 00000 н. 0000020249 00000 п. 0000020298 00000 п. 0000020347 00000 п. 0000020396 00000 п. 0000020445 00000 п. 0000020494 00000 п. 0000020543 00000 п. 0000020592 00000 п. 0000020641 00000 п. 0000020690 00000 н. 0000020739 00000 п. 0000020788 00000 п. 0000020837 00000 п. 0000020886 00000 п. 0000020935 00000 п. 0000020984 00000 п. 0000021033 00000 п. 0000021082 00000 п. 0000021131 00000 п. 0000021180 00000 п. 0000021229 00000 п. 0000021279 00000 п. 0000021329 00000 п. 0000021379 00000 п. 0000021429 00000 п. 0000021479 00000 п. 0000021528 00000 п. 0000021578 00000 п. 0000021627 00000 н. 0000021676 00000 п. 0000021725 00000 п. 0000021774 00000 п. 0000021823 00000 п. 0000021872 00000 п. 0000021921 00000 п. 0000021970 00000 п. 0000022019 00000 п. 0000022068 00000 п. 0000022117 00000 п. 0000022166 00000 п. 0000022215 00000 п. 0000022264 00000 п. 0000022313 00000 п. 0000022362 00000 п. 0000022411 00000 п. 0000022460 00000 п. 0000022509 00000 п. 0000022558 00000 п. 0000022607 00000 п. 0000022656 00000 п. 0000022705 00000 п. 0000022754 00000 п. 0000022804 00000 п. 0000022854 00000 п. 0000022903 00000 п. 0000022953 00000 п. 0000023002 00000 п. 0000023052 00000 п. 0000023102 00000 п. 0000023151 00000 п. 0000023200 00000 н. 0000023249 00000 п. 0000023298 00000 п. 0000023347 00000 п. 0000023396 00000 н. 0000023474 00000 п. 0000023523 00000 п. 0000023572 00000 п. 0000023621 00000 п. 0000023670 00000 п. 0000023719 00000 п. 0000023768 00000 п. 0000023817 00000 п. 0000023866 00000 п. 0000023915 00000 п. 0000023964 00000 п. 0000024013 00000 п. 0000024062 00000 п. 0000024111 00000 п. 0000024160 00000 п. 0000024209 00000 п. 0000024258 00000 п. 0000024307 00000 п. 0000024356 00000 п. 0000024405 00000 п. 0000024454 00000 п. 0000024503 00000 п. 0000024552 00000 п. 0000024601 00000 п. 0000024650 00000 п. 0000024699 00000 п. 0000024748 00000 п. 0000024797 00000 п. 0000024846 00000 п. 0000024895 00000 п. 0000024944 00000 п. 0000024993 00000 п. 0000025042 00000 п. 0000025091 00000 п. 0000025140 00000 п. 0000025189 00000 п. 0000025238 00000 п. 0000025287 00000 п. 0000025336 00000 п. 0000025385 00000 п. 0000025434 00000 п. 0000025483 00000 п. 0000025532 00000 п. 0000025581 00000 п. 0000025630 00000 п. 0000025679 00000 п. 0000025729 00000 п. 0000025779 00000 п. 0000025829 00000 п. 0000025879 00000 п. 0000025929 00000 п. 0000025979 00000 п. 0000026029 00000 п. 0000026079 00000 п. 0000026129 00000 п. 0000026179 00000 п. 0000026229 00000 п. 0000026279 00000 н. 0000026329 00000 п. 0000026379 00000 п. 0000026429 00000 н. 0000026478 00000 п. 0000026527 00000 н. 0000026576 00000 п. 0000026625 00000 п. 0000026674 00000 п. 0000026723 00000 п. 0000026772 00000 п. 0000026821 00000 п. 0000026870 00000 п. 0000026919 00000 п. 0000026968 00000 п. 0000027017 00000 п. 0000027066 00000 п. 0000027115 00000 п. 0000027164 00000 п. 0000027213 00000 н. 0000027262 00000 п. 0000027311 00000 п. 0000027360 00000 п. 0000027409 00000 п. 0000027458 00000 н. 0000027507 00000 п. 0000027556 ​​00000 п. 0000027605 00000 п. 0000027654 00000 п. 0000027703 00000 п. 0000027752 00000 п. 0000027801 00000 п. 0000027850 00000 п. 0000027900 00000 н. 0000027949 00000 п. 0000027998 00000 н. 0000028047 00000 п. 0000028096 00000 п. 0000028145 00000 п. 0000028194 00000 п. 0000028243 00000 п. 0000028292 00000 п. 0000028341 00000 п. 0000028390 00000 п. 0000028439 00000 п. 0000028488 00000 п. 0000028537 00000 п. 0000028586 00000 п. 0000028635 00000 п. 0000028684 00000 п. 0000028733 00000 п. 0000028782 00000 п. 0000028831 00000 п. 0000028880 00000 п. 0000028929 00000 п. 0000028978 00000 п. 0000029027 00000 н. 0000029656 00000 п. 0000030215 00000 п. 0000030760 00000 п. 0000030798 00000 п. 0000031375 00000 п. 0000031616 00000 п. 0000031839 00000 п. 0000032372 00000 п. 0000032996 00000 н. 0000033656 00000 п. 0000034203 00000 п. 0000034755 00000 п. 0000035369 00000 п. 0000038040 00000 п. 0000038647 00000 п. 0000039256 00000 п. 0000039894 00000 п. 0000040370 00000 п. 0000040919 00000 п. 0000041543 00000 п. 0000042146 00000 п. 0000042635 00000 п. 0000043117 00000 п. 0000043580 00000 п. 0000044034 00000 п. 0000044484 00000 п. 0000044924 00000 н. 0000045360 00000 п. 0000045780 00000 п. 0000046106 00000 п. 0000046408 00000 п. 0000046710 00000 п. 0000046997 00000 п. 0000047275 00000 п. 0000047541 00000 п. 0000047801 00000 п. 0000048055 00000 п. 0000048300 00000 п. 0000048551 00000 п. 0000048796 00000 п. 0000049044 00000 п. 0000049283 00000 п. 0000049519 00000 п. 0000049752 00000 п. 0000049988 00000 н. 0000050224 00000 п. 0000050460 00000 п. 0000050690 00000 п. 0000050920 00000 н. 0000051150 00000 п. 0000051374 00000 п. 0000051592 00000 п. 0000051813 00000 п. 0000052031 00000 п. 0000052243 00000 п. 0000052455 00000 п. 0000052673 00000 п. 0000052879 00000 п. 0000053079 00000 п. 0000053282 00000 п. 0000053488 00000 п. 0000053694 00000 п. 0000053900 00000 п. 0000054097 00000 п. 0000054303 00000 п. 0000054500 00000 п. 0000054697 00000 п. 0000054897 00000 п. 0000055097 00000 п. 0000055300 00000 п. 0000055500 00000 п. 0000055697 00000 п. 0000055888 00000 п. 0000056076 00000 п. 0000056270 00000 п. 0000056467 00000 п. 0000056655 00000 п. 0000056846 00000 п. 0000057031 00000 п. 0000057222 00000 п. 0000057413 00000 п. 0000057604 00000 п. 0000057801 00000 п. 0000057995 00000 п. 0000058180 00000 п. 0000058368 00000 п. 0000058640 00000 п. 0000058909 00000 н. 0000059097 00000 н. 0000059285 00000 п. 0000059548 00000 п. 0000059802 00000 п. 0000059984 00000 н. 0000060238 00000 п. 0000060498 00000 п. 0000060749 00000 п. 0000060931 00000 п. 0000061260 00000 п. 0000061511 00000 п. 0000061831 00000 п. 0000062079 00000 п. 0000062462 00000 п. 0000062764 00000 н. 0000063259 00000 п. 0000063618 00000 п. 0000064007 00000 п. 0000064499 00000 н. 0000065112 00000 п. 0000065869 00000 п. 0000066564 00000 п. 0000066914 00000 п. 0000067405 00000 п. 0000067719 00000 п. 0000068033 00000 п. 0000068350 00000 п. 0000068592 00000 п. 0000068921 00000 п. 0000069172 00000 п. 0000069426 00000 п. 0000069680 00000 п. 0000069937 00000 п. 0000070197 00000 п. 0000070382 00000 п. 0000070642 00000 п. 0000070827 00000 п. 0000071093 00000 п. 0000071275 00000 п. 0000071463 00000 п. 0000071645 00000 п. 0000071908 00000 п. 0000072171 00000 п. 0000072437 00000 п. 0000072709 00000 п. 0000072984 00000 п. 0000073256 00000 п. 0000073534 00000 п. 0000073815 00000 п. 0000074012 00000 п. 0000074209 00000 п. 0000074406 00000 п. 0000074606 00000 п. 0000074809 00000 п. 0000075006 00000 п. 0000075212 00000 п. 0000075412 00000 п. 0000075615 00000 п. 0000075824 00000 п. 0000076030 00000 п. 0000076239 00000 п. 0000076439 00000 п. 0000076642 00000 п. 0000076848 00000 н. 0000077045 00000 п. 0000077242 00000 п. 0000077448 00000 п. 0000077657 00000 п. 0000077872 00000 п. 0000078093 00000 п. 0000078311 00000 п. 0000078529 00000 п. 0000078747 00000 п. 0000078968 00000 п. 0000079189 00000 п. 0000079413 00000 п. 0000079640 00000 п. 0000079870 00000 п. 0000080103 00000 п. 0000080339 00000 п. 0000080578 00000 п. 0000080817 00000 п. 0000081065 00000 п. 0000081313 00000 п. 0000081567 00000 п. 0000081824 00000 п. 0000082084 00000 п. 0000082347 00000 п. 0000082622 00000 п. 0000082909 00000 п. 0000083199 00000 п. 0000083510 00000 п. 0000083865 00000 п. 0000084239 00000 п. 0000084643 00000 п. 0000085029 00000 п. 0000085412 00000 п. 0000085807 00000 п. 0000086189 00000 п. 0000086581 00000 п. 0000086970 00000 п. 0000087312 00000 п. 0000087633 00000 п. 0000087908 00000 н. 0000088151 00000 п. 0000088366 00000 п. 0000088557 00000 п. 0000096895 00000 п. 0000097567 00000 п. 0000098240 00000 п. 0000098913 00000 п. 0000099507 00000 п. 0000100136 00000 н. 0000100803 00000 н. 0000101453 00000 н. 0000102032 00000 н. 0000102588 00000 н. 0000103097 00000 н. 0000103602 00000 п. 0000104110 00000 п. 0000104603 00000 н. 0000105097 00000 н. 0000105585 00000 н. 0000105857 00000 п. 0000106122 00000 п. 0000106384 00000 п. 0000106642 00000 п. 0000106895 00000 н. 0000107146 00000 н. 0000107394 00000 н. 0000107639 00000 п. 0000107882 00000 н. 0000108123 00000 н. 0000108363 00000 п. 0000108602 00000 н. 0000108842 00000 н. 0000109080 00000 н. 0000109317 00000 п. 0000109552 00000 п. 0000109787 00000 н. 0000110021 00000 н. 0000110253 00000 н. 0000110485 00000 н. 0000110716 00000 н. 0000110946 00000 н. 0000111173 00000 н. 0000111401 00000 н. 0000111628 00000 н. 0000111855 00000 н. 0000112081 00000 н. 0000112306 00000 н. 0000112530 00000 н. 0000112754 00000 н. 0000112978 00000 н. 0000113200 00000 н. 0000113423 00000 н. 0000113645 00000 н. 0000113866 00000 н. 0000114087 00000 н. 0000114307 00000 н. 0000114527 00000 н. 0000114747 00000 н. 0000114966 00000 н. 0000115185 00000 н. 0000115403 00000 н. 0000115621 00000 н. 0000115839 00000 н. 0000116057 00000 н. 0000116274 00000 н. 0000116491 00000 н. 0000116707 00000 н. 0000116923 00000 н. 0000117139 00000 н. 0000117355 00000 н. 0000117571 00000 н. 0000117786 00000 н. 0000118001 00000 н. 0000118216 00000 н. 0000118431 00000 н. 0000118646 00000 н. 0000118907 00000 н. 0000119169 00000 н. 0000119383 00000 п. 0000119597 00000 н. 0000119858 00000 н. 0000120118 00000 н. 0000120332 00000 н. 0000120586 00000 н. 0000120843 00000 н. 0000121096 00000 н. 0000121309 00000 н. 0000121600 00000 н. 0000121852 00000 н. 0000122148 00000 н. 0000122398 00000 н. 0000122720 00000 н. 0000123007 00000 н. 0000123457 00000 н. 0000123852 00000 н. 0000129167 00000 н. 0000130073 00000 н. 0000135420 00000 н. 0000136439 00000 н. 0000141571 00000 н. 0000142752 00000 н. 0000147734 00000 п. 0000149005 00000 н. 0000154068 00000 н. 0000155286 00000 н. 0000160165 00000 н. 0000165314 00000 н. 0000172642 00000 н. 0000173032 00000 н. 0000173464 00000 н. 0000173753 00000 н. 0000174043 00000 н. 0000174332 00000 н. 0000174586 00000 н. 0000174879 00000 н. 0000175133 00000 н. 0000175390 00000 н. 0000175642 00000 н. 0000175897 00000 н. 0000176155 00000 н. 0000176369 00000 н. 0000176630 00000 н. 0000176843 00000 н. 0000177103 00000 н. 0000177317 00000 н. 0000177531 00000 н. 0000177745 00000 н. 0000178007 00000 н. 0000178268 00000 н. 0000178528 00000 н. 0000178790 00000 н. 0000179052 00000 н. 0000179318 00000 н. 0000179583 00000 н. 0000179849 00000 н. 0000180067 00000 н. 0000180286 00000 п. 0000180505 00000 н. 0000180724 00000 н. 0000180944 00000 н. 0000181164 00000 н. 0000181385 00000 н. 0000181607 00000 н. 0000181829 00000 н. 0000182051 00000 н. 0000182273 00000 н. 0000182496 00000 н. 0000182719 00000 н. 0000182943 00000 н. 0000183167 00000 н. 0000183391 00000 н. 0000183617 00000 н. 0000183843 00000 н. 0000184069 00000 н. 0000184298 00000 н. 0000184527 00000 н. 0000184755 00000 н. 0000184986 00000 н. 0000185217 00000 н. 0000185448 00000 н. 0000185681 00000 п. 0000185916 00000 н. 0000186151 00000 н. 0000186387 00000 н. 0000186625 00000 н. 0000186862 00000 н. 0000187100 00000 н. 0000187339 00000 н. 0000187584 00000 н. 0000187828 00000 н. 0000188074 00000 н. 0000188322 00000 н. 0000188574 00000 н. 0000188827 00000 н. 0000189082 00000 н. 0000189345 00000 н. 0000189607 00000 н. 0000189878 00000 н. 00001 00000 н. 00001 00000 н. 00001 00000 н. 00001 00000 н. 00001
00000 н. 00001 00000 н. 0000192648 00000 н. 0000193062 00000 н. 0000193478 00000 н. 0000193878 00000 н. 0000194276 00000 н. 0000194641 00000 н. 0000194991 00000 н. 0000195329 00000 н. трейлер ] >> startxref 0 %% EOF 5060 0 obj> поток xVPgv7 Jxx yy (R 䐂 UD6XPZ 䡨 P6 (zh-SAn: d? m

Реализация логических вентилей с использованием нейронных сетей (часть 2) | Ведант Кумар

И, NAND и XOR вентиль

Всем привет! Часть 2 реализации логических вентилей с использованием нейронных сетей, сначала вы захотите пройти часть 1.

Из части 1 мы выяснили, что у нас есть два входных нейрона или вектор x, имеющие значения x1 и x2, а 1 — значение смещения. Входные значения, то есть x1, x2 и 1, умножаются на их соответствующую матрицу весов, то есть W1, W2 и W0. Соответствующее значение затем подается в суммирующий нейрон, где у нас есть суммированное значение, которое составляет

Изображение автора

Теперь это значение подается в нейрон, который имеет нелинейную функцию (в нашем случае сигмоид) для масштабирования выходного сигнала до желаемый диапазон.Масштабированный выход сигмоида равен 0, если выход меньше 0,5, и 1, если выход больше 0,5. Наша основная цель — найти значение весов или вектор весов, которые позволят системе действовать как определенные ворота.

Операция логического элемента И — это простая операция умножения между входами. Если какой-либо вход равен 0, выход равен 0. Чтобы получить 1 в качестве выхода, оба входа должны быть равны 1. Таблица истинности ниже передает ту же информацию.

Таблица истинности логического элемента И и значения весов, которые заставляют систему действовать как вентиль И и И НЕ, Изображение автора

Поскольку у нас есть 4 варианта ввода, веса должны быть такими, чтобы условие логического элемента И выполнялось для всех точки ввода.

Рассмотрим ситуацию, в которой вход или вектор x равен (0,0). В этом случае значение Z будет не чем иным, как W0. Теперь W0 должно быть меньше 0, чтобы Z было меньше 0,5, а на выходе или ŷ было 0 и удовлетворялось определение логического элемента AND. Если он больше 0, то значение после того, как Z прошла через сигмоидальную функцию, будет 1, что нарушает условие логического элемента И. Следовательно, мы можем с определенностью сказать, что W0 должно быть отрицательным значением. Но каково значение W0? Продолжайте читать…

Теперь рассмотрим ситуацию, в которой вход или вектор x равен (0,1).Здесь значение Z будет W0 + 0 + W2 * 1. Это вход в сигмовидную функцию должен иметь значение меньше 0, чтобы выход был меньше 0,5 и классифицировался как 0. С этого момента W0 + W2 <0. Если мы возьмем значение W0 как -3 (помните, что значение W0 должно быть отрицательным), а значение W2 как +2, результат будет -3 + 2, и это будет -1, что, кажется, удовлетворяет выше неравенства и соответствует условию логического элемента И.

Аналогично, для случая (1,0) значение W0 будет -3, а значение W1 может быть +2.Помните, что вы можете принимать любые значения весов W0, W1 и W2, пока сохраняется неравенство.

В этом случае входом или вектором x является (1,1). Значение Z в этом случае будет не чем иным, как W0 + W1 + W2. Теперь общий вывод должен быть больше 0, чтобы на выходе было 1 и соблюдалось определение логического элемента И. Из предыдущих сценариев мы обнаружили, что значения W0, W1, W2 равны -3,2,2 соответственно. Помещение этих значений в уравнение Z дает результат -3 + 2 + 2, который равен 1 и больше 0.Следовательно, это будет классифицировано как 1 после прохождения сигмовидной функции.

Линия, разделяющая вышеуказанные четыре точки, следовательно, представляет собой уравнение W0 + W1 * x1 + W2 * x2 = 0, где W0 равно -3, а W1 и W2 равны +2. Уравнение линии разделения четырех точек, следовательно, x1 + x2 = 3/2. Таким образом, реализация логического элемента ИЛИ-ИЛИ будет аналогична изменению только весов на W0, равное 3, и весов W1 и W2, равных -2

Для логического элемента ИЛИ-ИЛИ таблица истинности в левой части на изображении ниже показано, что если есть два дополнительных входа, только тогда выход будет 1.Если вход одинаковый (0,0 или 1,1), то на выходе будет 0. Точки, нанесенные на плоскость xy справа, дают нам информацию о том, что они не являются линейно разделимыми, как в случае ИЛИ. и ворота И (по крайней мере, в двух измерениях).

Таблица истинности логического элемента XOR и построение значений на плоскости xy, Изображение автора

Чтобы решить указанную выше проблему разделимости, можно использовать два метода, то есть добавление нелинейных функций, также известных как трюк с ядром, или добавление дополнительных слоев, также известных как Глубокая сеть

XOR (x1, x2) можно рассматривать как NOR (NOR (x1, x2), AND (x1, x2))

Решение для реализации шлюза XOR, Изображение автора

Здесь мы видим, что слой увеличилось с 2 до 3, поскольку мы добавили слой, на котором вычисляются операции И и ИЛИ.Входы остаются прежними с дополнительным входом смещения, равным 1. В таблице справа внизу показаны выходные данные 4 входов, взятых в качестве входных. Интересно отметить, что общее количество весов увеличилось до 9. Всего 6 весов от входного слоя ко 2-му слою и всего 3 веса от 2-го уровня к выходному слою. Второй слой также называется скрытым.

Веса сети, чтобы она действовала как вентиль XOR, Изображение автора

Говоря о весах всей сети, из приведенного выше и содержимого части 1 мы вывели веса для системы, чтобы действовать как вентиль И и как ворота NOR.Мы будем использовать эти веса для реализации логического элемента XOR. Для слоя 1 3 из 6 весов будут такими же, как у логического элемента ИЛИ-НЕ, а остальные 3 будут такими же, как у логического элемента И. Следовательно, веса для входа в вентиль ИЛИ-ИЛИ будут [1, -2, -2], а вход в вентиль И будет [-3,2,2]. Теперь веса от слоя 2 до последнего слоя будут такими же, как и у логического элемента ИЛИ-НЕ, который будет [1, -2, -2].

В нем говорится, что любая функция может быть выражена как нейронная сеть с одним скрытым слоем для достижения желаемой точности.

Линейная разделимость двух классов в 3D, Изображение автора

При этом мы можем думать о добавлении дополнительных слоев как о добавлении дополнительных Габаритные размеры.После визуализации в 3D, теперь X и O кажутся разделенными. Красная плоскость теперь может разделять две точки или классы. Такая плоскость называется гиперплоскостью. В заключение, вышеупомянутые точки линейно разделимы в более высоких измерениях.

Метод нижнего затвора

для реализации всех основных логических вентилей с помощью однотипного МОП-транзистора на основе IGZO с уменьшенной занимаемой площадью

Adv Sci (Weinh). 2020 Март; 7 (6): 14.

, 1 , 2 , 2 , 3 , 4 , 2 , 3 , 2 , 2 , 3 , 5 и 2

Шаочэн Ци

1 Школа материаловедения и инженерии, Шанхайский университет, Шанхай 200444 Китай,

2 Нинбо институт технологии материалов и инженерии, Китайская академия наук, Нинбо 315201 П.Р. Китай,

Жоао Кунья

2 Нинбо институт технологии материалов и инженерии, Китайская академия наук, Нинбо 315201 П. Р. Китай,

3 Институт биомедицинской инженерии Цыси, Нинбо институт технологии материалов и инженерии, Китайская академия наук, Нинбо 315201 Китай,

4 Университет Китайской академии наук, Пекин 100049 Китай,

Тянь ‐ Лун Гуо

2 Нинбо институт технологии материалов и инженерии, Китайская академия наук, Нинбо 315201 П.Р. Китай,

3 Институт биомедицинской инженерии Цыси, Нинбо институт технологии материалов и инженерии, Китайская академия наук, Нинбо 315201 Китай,

Пэйцинь Чен

2 Нинбо институт технологии материалов и инженерии, Китайская академия наук, Нинбо 315201 П. Р. Китай,

Remo Proietti Zaccaria

2 Нинбо институт технологии материалов и инженерии, Китайская академия наук, Нинбо 315201 П.Р. Китай,

3 Институт биомедицинской инженерии Цыси, Нинбо институт технологии материалов и инженерии, Китайская академия наук, Нинбо 315201 Китай,

5 Istituto Italiano di Tecnologia, через Morego 30, 16163 Генуя Италия,

Минчжи Дай

2 Нинбо институт технологии материалов и инженерии, Китайская академия наук, Нинбо 315201 П. Р. Китай,

1 Школа материаловедения и инженерии, Шанхайский университет, Шанхай 200444 Китай,

2 Нинбо институт технологии материалов и инженерии, Китайская академия наук, Нинбо 315201 П.Р. Китай,

3 Институт биомедицинской инженерии Цыси, Нинбо институт технологии материалов и инженерии, Китайская академия наук, Нинбо 315201 Китай,

4 Университет Китайской академии наук, Пекин 100049 Китай,

5 Istituto Italiano di Tecnologia, через Morego 30, 16163 Генуя Италия,

Автор, ответственный за переписку.

Поступило 21.05.2019 г .; Пересмотрено 17 октября 2019 г.

Авторские права © 2020 Авторы.Опубликовано WILEY ‐ VCH Verlag GmbH & Co. KGaA, Вайнхайм Это статья в открытом доступе в соответствии с условиями http://creativecommons.org/licenses/by/4.0/ лицензии, которая разрешает использование, распространение и воспроизведение на любом носителе. при условии правильного цитирования оригинальной работы.

Abstract

Логические функции являются ключевой основой электронных схем для вычислительных приложений. Дополнительные логические элементы металл-оксид-полупроводник (КМОП) с канальными транзисторами n-типа и p-типа на сегодняшний день являются доминирующими строительными блоками логических схем, поскольку они обладают очевидными преимуществами по сравнению с другими технологиями.Однако начинают возникать важные физические ограничения, поскольку технология обработки транзисторов начала сталкиваться с трудностями уменьшения масштаба. Для решения этой проблемы крайне необходима эра электроники следующего поколения, основанная на новых концепциях и конструкциях. В связи с этим представлен однотипный канальный многозатворный МОП-транзистор (SMG-MOS), обеспечивающий два важных аспекта: адаптируемость обработки и низкое статическое рассеяние КМОП. Кроме того, подход SMG ‐ MOS значительно сокращает занимаемую площадь до 40% или даже меньше площади, необходимой для текущей логической функции CMOS в том же технологическом узле обработки.Логические вентили И-НЕ, НЕ, И, ИЛИ, ИЛИ, которые обычно требуют большого количества КМОП-транзисторов, могут быть реализованы с помощью одного транзистора SMG-MOS. Здесь представлены два функциональных примера SMG-MOS с их анализом, основанным как на моделировании, так и на экспериментах. Результаты убедительно свидетельствуют о том, что SMG ‐ MOS может представлять собой простой подход к уменьшению масштабов сложных интегральных схем, обеспечивающий гибкость проектирования и увеличение производительности.

Ключевые слова: аморфно-оксидные полупроводники (АОП), In – Ga – Zn – O (IGZO), интегральные схемы, логические вентили, металл-оксидно-полупроводниковые полевые транзисторы (MOSFET)

Abstract

С целью Для решения проблемы комплементарного уменьшения размера металл-оксид-полупроводник (CMOS), однотипный канальный многозатворный металл-оксид-полупроводниковый (MOS) транзистор (SMG-MOS), способный уменьшить площадь CMOS до 40% или даже меньше, является здесь представлены.Важно отметить, что SMG ‐ MOS по-прежнему сохраняет два важных аспекта: адаптируемость к обработке и низкое статическое рассеяние CMOS.

1. Введение

Логические функциональные вентили являются основными и фундаментальными элементами, позволяющими обрабатывать данные в электронных интегральных схемах (ИС). 1 , 2 , 3 , 4 , 5 , 6 Комплементарные металлооксидные полупроводниковые (CMOS) транзисторы являются одним из доминирующих компонентов в современном семействе логических вентилей, поскольку они характеризуются: замечательная адаптируемость к современным литейным линиям и низкий ток утечки, которые обеспечивают высокую надежность / повторяемость изготовления и низкое рассеивание мощности, соответственно. 4 , 5

Для логических вентилей КМОП требуется минимум два металл-оксидно-полупроводниковых (MOS) полевых транзистора (FET) для достижения простейшего логического логического элемента, логического НЕ ( Рис. ). В частности, используются полевой МОП-транзистор (FET) с каналом n-типа (NMOS) и полевой МОП-транзистор с каналом p-типа. Логические вентили КМОП построены с использованием двух различных полупроводниковых материалов, что приводит к усложнению материала и обработки. Кроме того, для создания логических вентилей с двумя входами с помощью CMOS требуется более двух транзисторов.Согласно хорошо известному закону Мура, количество транзисторов на квадратный дюйм в ИС должно удваиваться каждые два года, что эквивалентно уменьшению размера каждого транзистора вдвое. До недавнего времени этот устойчивый технологический прогресс позволял одинаково неуклонно улучшать производительность компьютеров, особенно с точки зрения скорости вычислений. Уменьшенная схема действительно может обеспечить более быструю передачу и обработку логических данных. Однако литографические методы, ограничивающие квантовые эффекты и ограниченные возможности размещения примесей, в настоящее время начали противоречить закону Мура.

Сравнение логических схем CMOS и схемы SMG ‐ MOS. a) Схема SMG ‐ MOS занимает примерно 40% площади схемы CMOS, выполняющей ту же логическую функцию. Эти схемы соответствуют литейной линии (подход к верхним воротам). б) Схематическое сравнение решений, подобных нижнему затвору, использующих затворы внешнего канала (т. е. напрямую не подключенных к каналу) (b1 – b4) с нашим подходом затвора с внутренним каналом (т. е. напрямую подключенным к каналу) (b5). В частности, (b1) представляет собой концепцию устройства из исх. 36 , (b2) из ​​исх. 37 , 38 , 39 , (b3) из исх. 40 , 41 и (b4) из исх. 42 , 43 , 44 , 45 . Наконец, (b5) показывает конфигурацию, предложенную в настоящей работе. Важно отметить, что эта конфигурация использует меньшее количество слоев материала, чем (b1 – b3), и меньшее покрытие поверхности, чем (b4).

Чтобы расширить преимущества закона Мура, требуются очень сложные и дорогие инновационные процессы производства, а также новые логические схемы. 1 , 2 , 3 , 4 , 5 , 6 , 7 , 8 В связи с этим было исследовано несколько различных альтернативных логических вентилей, 9 , 10 , 11 , 12 , 13 , 14 , 15 , 16 , 17 , 18 , 19 , 20 , 21 , 22 23 , 24 , 25 , 26 , 27 , 28 , 29 , 30 , 31 , 32 , 33 , такие как нанотрубки 9, 9 , 10 , 11 , 12 , 13 Логические вентили 2D материалов, 15 , 16 , 17 , 18 квантовые логические вентили, 19 , 20 , 21 , 22 , 23 и биосхемы. 26 , 27 , 28 Например, квантовые логические вентили масштабируются с использованием существующих кремниевых технологий, но они требуют очень низких рабочих температур. 22 , 23 , 24 , 25 В биосхемах используются биологические элементы, которые трудно контролировать и которые очень чувствительны к рабочим условиям, включая температуру, с недостатком, заключающимся в том, что они не подходят для производственных линий в настоящее время, поскольку они требуют очень разные производственные мощности, сильно отличающиеся от существующих литейных производств полупроводников. 26 , 27 Некоторые из этих альтернатив разделяют этот недостаток, поскольку они не удовлетворяют важному требованию полагаться на существующие схемы обработки, поскольку многие из предложенных конструкций являются неразвитыми испытаниями, которые не могут быть реализованы немедленно. 34 , 35 Вместо того, чтобы обновлять обработку, материалы и рабочую среду, манипуляции с конструкцией транзистора обеспечивают более простой и дешевый подход, поскольку он может быть реализован с помощью легкой и простой модификации существующих производственных инструментов и рецептов.

Здесь мы проектируем, изготавливаем, характеризуем и моделируем одноканальный многозатворный МОП-транзистор (SMG ‐ MOS), отвечающий требованиям возможности масштабирования, низкого рассеяния статической мощности и совместимости с современными литейными линиями, где нет дополнительных инструментов и обработка не требуется. Один SMG-MOS-транзистор может работать как различные базовые логические логические вентили, такие как NAND, NOT, AND, NOR и OR, которые в противном случае потребовали бы большого количества транзисторов CMOS (рисунок).Различные логические функции достигаются путем создания различных профилей электрического поля вдоль канала, которыми можно управлять, регулируя как расположение контактов электродов транзистора вдоль канала, так и приложенные напряжения. Действительно, в конструкции SMG-MOS используется однотипная канальная структура с выходным электродом, добавленным непосредственно внутри канала, изготовленная с помощью однотипной канальной транзисторной обработки. Простота и функциональность нынешней конструкции SMG ‐ MOS позволяют легко уменьшить масштабы интегральных схем.В самом деле, это значительно уменьшает количество транзисторов, обычно требуемых для логической схемы, что снижает занимаемую площадь в 2D, потребляемую мощность и стоимость, одновременно увеличивая скорость обработки и обеспечивая возможность массового производства. Важно отметить, что предлагаемая архитектура кардинально отличается от стандартных двух / многозатворных решений как геометрическим дизайном, так и принципом работы. В частности, с точки зрения геометрического дизайна, в предлагаемой нами архитектуре внутри канала добавляется затвор (т.е.е., напрямую подключенный к нему), тогда как в стандартных двух- или многозатвертных структурах вентиль добавляется вне канала (т. е. нет прямого подключения к каналу). Кроме того, с точки зрения рабочего механизма, в то время как стандартные решения с двумя / несколькими затворами основаны на генерации нелокализованного электрического поля в общем канале, где боковые затворы используются для управления каналом, в предлагаемой нами конструкции мы используем только определенные части канала для управления выходом (т. е. часть канала на стороне стока используется для присвоения статуса 1 выходу, а часть канала на стороне истока для присвоения статуса 0 выходу).Это фундаментальные отличия, ведущие к значительному уменьшению занимаемой площади для нашей конструкции SMG ‐ MOS. Для ясности визуальное представление иллюстрированной концепции показано на рисунке b.

2. Результаты и обсуждение

2.1. Изготовление SMG ‐ MOS и логическое описание

В этом исследовании мы применяем подход исследовательской лаборатории для реализации концепции SMG ‐ MOS с использованием нижнего затвора, как показано на Рис. для упрощения условий изготовления.Этот подход немного отличается от SMG-MOS, показанного на рисунке, который вместо этого изображает подход литейной линии. Как показано на рисунке a, транзистор образован стоком (D), истоком (S) и выходом (O) электродами, причем полупроводниковый канал выделен синим и красным цветами. Эти элементы расположены поверх слоя SiO 2 толщиной 100 нм. Этот слой электрически изолирует элементы и кремниевый нижний затвор n-типа (сопротивление листа << 0,005 Ом · см 2 ). Полупроводниковый канал толщиной от 20 до 50 нм представляет собой In – Ga – Zn – O n-типа (IGZO).IGZO — это композит на основе аморфного оксида и полупроводника (AOS), который широко исследуется и используется в области тонкопленочных транзисторов (TFT), особенно для дисплеев и датчиков. 46 , 47 , 48 , 51 , 53 Электроды изготовлены из сплава Ni / Au толщиной 60 нм. Вся конструкция была изготовлена ​​с использованием стандартных методов изготовления сверху вниз. Подробности процесса изготовления можно найти в экспериментальной части, а также в предыдущих публикациях. 46 , 47 , 48 , 49 , 50 , 51 , 52 , 53 На рис. B, e показаны СЭМ-изображения изготовленных устройств SMG-MOS, где первые подчеркивает наименьший полупроводниковый канал шириной 200 нм, который мы могли изготовить, и последний представляет собой типичную структуру, используемую в нашей характеристике.

Конфигурация транзистора SMG ‐ MOS. а) Трехмерное изображение логической схемы SMG ‐ MOS «НЕ» с напряжением нижнего затвора В BG ( В в ), исток (S), сток (D), полупроводниковый канал (голубой и красный цвета) и выход (O).На рисунке показана разная длина между L OS и L OD . б) СЭМ-изображение логического НЕ SMG-MOS (ширина канала = 200 нм, толщина канала = 10 нм). L OS — это секция канала между выходом и источником, а L OD — это участок канала, расположенный между выходом и стоком. в) Графики выходного напряжения ( В из ) и ток канала ( I DS ) как функция В в .г) Трехмерное изображение логического элемента SMG-MOS с двумя входами, способного адресовать любые другие логические элементы, кроме НЕ. SG обозначает боковой затвор, обеспечивающий напряжение бокового затвора ( В SG ), т.е. второй вход В дюйм, 2 . д) СЭМ-вид сверху логического элемента с двумя входами (толщина канала = 30 нм). е – и) Графики V из как функция В дюйм, 1 с V in, 2 принимается в качестве параметра для логических вентилей NOR (f), NAND (g), OR (h), AND (i).

Мы определили V GS в качестве напряжения затвор-исток, В из в качестве выходного напряжения, В DS как напряжение сток-исток и I DS как ток канала, измеренный от вывода стока. Здесь V GS может быть дополнительно определен как напряжение нижнего затвора В BG или напряжение бокового затвора В ГГ . Пороговое напряжение В BG определяется как V Чт .А упрощенная номенклатура ассоциирует V дюйм до В GS . Если требуются два входа (в зависимости от рассматриваемого логического элемента), В дюймов, 1 и V in, 2 будет считаться соответствующим V BG и V SG , соответственно, как также показано на рисунке. Что касается условий эксплуатации, как для V, так и для в и V из , определяем логическое условие 1 со значением напряжения не менее 0.7 В. 14 В свою очередь, значение напряжения ниже 0,7 В соответствует логическому 0.

Имея это в виду, когда рассматривается стандартная логическая схема НЕ КМОП (рисунок), если В Применяется в , соответствующий логическому 0, В Выход «подтягивается» к логической 1 транзистором PMOS. С другой стороны, если V Применяется в логической 1, В из «опускается» до логического 0 транзистором NMOS. 4 В отличие от логической схемы CMOS, SMG-MOS назначает выход рядом со стоком, чтобы «подтянуть» выход стоком и «спустить» выход истоком (рисунок b). Таким образом, часть канала с выходом на сток под названием L OD , можно было включить перед всем каналом. Следовательно, различные выходные значения и, следовательно, функции логического элемента могут быть реализованы при тщательном позиционировании выхода. В логике SMG ‐ MOS НЕ (рисунок а), когда В в — это логический 0, L OD включен.Это позволит V из , чтобы подтянуть V DS до значения напряжения более 0,7 В, что означает В выход логика 1. 21 Напротив, когда V в — это логическая 1, секция вывода к источнику L Включена ОС , которая подключает В выводит на заземленный источник и переключает выход на логический 0. На рисунке c показана зависимость В выход и ток канала I DS на V в , выполняя функцию логического НЕ (инвертора).Подробное описание всего механизма представлено на Рисунке S1 (Вспомогательная информация) и в соответствующем тексте. Основываясь на том же принципе работы, логика НЕ ​​SMG-MOS также способна управлять второй ступенью в двухступенчатых НЕ, давая результаты, аналогичные результатам этапов НЕ КМОП (рисунок S2, вспомогательная информация).

Для остальных логических вентилей (рисунок а) требуются два входа ( В, дюймов, 1 и V дюйм, 2 ). Чтобы выполнить это требование, мы добавляем боковой затвор (SG) к компоненту SMG-MOS NOT, показанному на рисунке d.Типичное изображение, полученное с помощью SEM, представлено на рисунке e. Могут быть реализованы все основные логические вентили. В этом отношении SMG ‐ MOS V выход как функция двух входов В дюймов, 1 и V дюйма, 2 для четырех основных логических вентилей показано на Рисунке f (ИЛИ), Рисунке 2g (И-НЕ), Рисунке 2h (ИЛИ) и Рисунке 2i (И). Кроме того, V SG показан для включения управления V Th, , который определяет состояние «активации» канала (Рисунок S3, Вспомогательная информация).На рисунке a показано несколько различных состояний напряжения, каждое из которых связано с определенным логическим вентилем. Вообще говоря, для относительно небольших напряжений стока и затвора может быть реализован логический вентиль И, тогда как для относительно высоких напряжений стока и затвора может быть реализован логический вентиль ИЛИ.

Наконец, для целей сравнения типичные стандартные логические элементы логической логики NMOS показаны схематически на рисунке S4a (вспомогательная информация), в то время как соответствующая конструкция SMG-MOS проиллюстрирована на рисунке S4b (вспомогательная информация) с соответствующими таблицами истинности на рисунке S4c ( Вспомогательная информация).Эти результаты показывают, что один SMG-MOS может реализовывать все основные логические операции, в то время как улучшение производительности может быть достигнуто за счет расширенной литографии и правильного выбора материала.

2.2. Исследование механизма

Механизм, лежащий в основе нашей конструкции, количественно раскрывается посредством электрических измерений, показанных на Рисунок . 42 В SMG ‐ MOS логике НЕ опорное напряжение В ref был применен либо к истоку, либо к стоку, а V из было измерено, чтобы подтвердить правильное соединение между электродами (рисунок а).Увеличение В из (синяя линия) с В ref , нанесенный на сток, подтверждает наличие электрического соединения между стоком, подразумевая L OD включен. С другой стороны, когда V ref применяется к источнику, V out (черная линия) остается постоянным, подтверждая отсутствие связи между электродом источника и вывода и демонстрируя L OS выключена.Наличие / отсутствие электрического соединения описывает функцию логического НЕ логического элемента. В связи с этим было выполнено моделирование TCAD, чтобы определить вклад в V из значений из L OD и L ОС . 52 , 53 Результаты моделирования (параметры моделирования на рисунке S5, вспомогательная информация) хорошо согласуются с экспериментальными результатами на рисунке b. Схематическое изображение с распределением электрического потенциала вдоль канала, полученное в результате моделирования TCAD, показано на рис. C, d.В частности, контурный график на рисунке c показывает высокий электрический потенциал, сконцентрированный исключительно на стороне стока, когда V в = логический 0 ( В дюйм < В Th ), что подтверждает предыдущее обсуждение. Как видно на рисунке c, когда транзистор выключен, почти весь канал не имеет носителей или связанного с ними заметного электрического поля. Фактически, только электрическое поле на стороне стока из-за высокого напряжения стока достаточно сильное, чтобы включить эту конкретную часть канала (сторону стока).В частности, если выходной электрод расположен достаточно близко к стоку, то только L OD включен, что означает сильное локализованное электрическое поле в канале на стороне стока. С другой стороны, оставшаяся часть канала транзистора остается в выключенном состоянии, что означает низкое электрическое поле в остальной части канала и, следовательно, низкий ток. Общая ситуация приводит к тому, что канал находится в состоянии включения / выключения для L OD и L OS соответственно.Кроме того, электрический потенциал распространяется по всему каналу, когда В в = логическая 1 ( В дюйм > В Th ), что предполагает, что электрическое соединение между выходом и источником индуцирует В из = логический 0 (рисунок d). Это локализованное распределение потенциала подтверждает рабочий механизм логики НЕ SMG ‐ MOS.

Механизм логической функции НЕ логического элемента SMG ‐ MOS. а) В из в зависимости от опорного напряжения В ref нанесен либо на сток (синяя линия), либо на исток (черная линия). В из ниже В ref когда V ref применяется к источнику, что подтверждает изоляцию между выходом и источником, когда вход V в = логический 0 ( В дюйм < В Th ). Пунктирные данные показывают, что ток канала ниже, чем ток утечки 100 нА мкм -1 . б) Сравнение моделированного (линия) и экспериментального (точки разброса) образца I DS и V БГ .c) Схематическое изображение смоделированного электрического потенциала вдоль канала при В в = логический 0, только с L OD активируется. г) Принципиальная схема моделируемого потенциала при В в = логическая 1, с активацией всего канала.

В целом логические операции SMG ‐ MOS можно объяснить с помощью формулировки ленточной диаграммы. 4 В условиях равновесия ток по каналу не протекает при наличии энергетического барьера между уровнями Ферми E F и зона проводимости E с .Однако когда E c опущен ниже E F из-за приложенного напряжения смещения несущие зоны проводимости превращаются в несущие мобильного канала. 4 В этом отношении либо V GS (напряжение бокового или нижнего затвора) или В DS может гнуть E c и, таким образом, отрегулируйте V из за счет модификации проводимости канала. Рисунок a показывает E c по всему каналу и как он изгибается равномерно, применяя V GS смещение.Результирующий ток канала I DS изображен на рисунке b. Отличается от V GS , кол-во V DS может управлять E c только на краю слива, как схематически показано на рисунке c. Следовательно, для высоких значений В DS , только L OD включен, 54 приводит к короткому замыканию между выходом и стоком и подтягиванию В из в лог.1 с В в = логический 0.Эта ситуация подходит для реализаций логического НЕ, логического НЕ-И или логического ИЛИ, для которых требуется В из будет логической 1, когда В в = логический 0.

Описание зоны проводимости общих логических вентилей SMG-MOS. а) Принципиальная схема, показывающая, что E c по всему каналу уменьшается по мере уменьшения напряжения затвора В GS увеличивается. б) I DS по сравнению с V GS (здесь V BG ) участок, предполагающий V GS Воздействие на канал при изменении напряжения В ДС .c) Принципиальная схема, показывающая, что только часть E c возле слива изгибается вниз при V DS увеличен. г) I DS по сравнению с V DS график при изменении V GS (здесь V BG ). На (a, c) L — это расстояние между истоком и стоком.

На рисунке d показана типичная выходная кривая транзистора n-типа. Когда канал включен, можно получить два различных поведения: линейное поведение (зона I), за которым следует плоское поведение (зона II).Зона I соответствует электрическому полю, распределенному по каналу в среднем, так что весь канал ведет себя как резистор. В этом случае сопротивление канала и, следовательно, В, DS линейно зависит от длины канала. Зона II, с другой стороны, описывает ситуацию, когда канал на краю стока находится в состоянии насыщения. Модель L OD соединительные провода к V выход = логическая 1, тогда как оставшаяся часть канала L OS , не находясь в состоянии насыщения, приводит к В из = логический 0. 4 Следовательно, V out = логическая 1 обычно может возникать в трех случаях: i) когда L OD включен, но L OS выключена, следовательно, L OD тянет V из близко к В DS ; ii) когда транзистор работает в зоне II, когда соединение выходного канала находится в пределах области насыщения на краю стока; iii) когда транзистор работает в зоне I, так что канал включен, работает как резистор, а соединение выходного канала находится в положении, позволяющем удерживать достаточно высокое В DS значение.

2.3. Proof of Concept Demonstration

Чтобы продемонстрировать пригодность логических вентилей SMG-MOS для изготовления сложных логических схем, мы применили нашу концепцию к двум различным типам схем. Первый пример реализации — это схема кольцевого генератора (RO). RO играет важную роль в микропроцессорах, поскольку он предоставляет тактовые сигналы в качестве таймера, чтобы определить, когда каждый функциональный блок запускается и прекращает работу. Типичный RO может быть сформирован путем комбинирования различных логических НЕ.Здесь пятиступенчатая логика SMG-MOS НЕ изготавливается с одним каскадом, соединяющим следующий каскад, таким образом, формируя цепь обратного осмоса, как схематично показано на , рис. . a (см. Экспериментальный раздел). Этикетки V DS , В out, и GND соответствуют подаваемому напряжению, выходному напряжению и напряжению заземления источника соответственно. Рисунок b демонстрирует функциональность RO. Когда V DS = 2 В, выходное напряжение колеблется в зависимости от времени.На рисунке c показано СЭМ-изображение такого устройства (вид сверху), которое было изготовлено с помощью стандартной процедуры литографии, что позволяет предположить, что его можно легко адаптировать к литейным линиям для массового производства. Важно отметить, что уже в лабораторных условиях мы смогли уменьшить количество необходимых транзисторов вдвое по сравнению со стандартным подходом CMOS. В настоящее время SMG ‐ MOS RO показывает частоту колебаний, ограниченную только внутренними свойствами IGZO и паразитным сопротивлением из-за габаритов устройства. 55 , 56 , 57 Подвижность IGZO-транзисторов здесь составляет около 1 см 2 В −1 с −1 , что намного ниже, чем у поли-Si (≈100 см 2 В −1 с −1 ). 46 Мы полагаем, что частота колебаний может быть увеличена при правильном выборе материалов каналов и улучшении размеров конструкции за счет более совершенной литографии литейного производства. Несмотря на то, что проиллюстрированный результат звучит многообещающе, необходимо отметить низкое результирующее выходное напряжение.Это связано с использованием бокового затвора в качестве входа вместо нижнего затвора, последнее решение, которое, вероятно, могло бы улучшить характеристики RO из-за более сильного влияния нижнего затвора на выход SMG-MGO.

Контур обратного осмоса. а) Схематическое изображение пятикаскадного кольцевого генератора SMG ‐ MOS NOT. б) Выходное напряжение как функция времени для пятиступенчатого SMG ‐ MOS RO при В DS = 2 В. c) СЭМ-изображение пятиступенчатого SMG-MOS RO (вид сверху).

Второй пример реализации состоит из схемы полусумматора с использованием логических функций AND и XOR.Схема полусумматора может реализовывать сложение двух одиночных двоичных цифр в качестве входа 1 и входа 2, создавая два выхода, сумму (S или выход 1) и перенос (C или выход 2). Полусумматор важен для электроники, потому что два полусумматора составляют полный сумматор, который является фундаментальным компонентом арифметической логики. Структура полусумматора может быть реализована за счет комбинации логических элементов И и ИСКЛЮЧАЮЩЕЕ ИЛИ, то есть за счет использования двух SMG-MOS. Полусумматор — это сумматор без учета переноса из младшего разряда.Полусумматор имеет два входа и два выхода, последний из которых образован суммой и переносом. Когда либо вход 1, либо вход 2 равны 1, значение суммы равно 1 с переносом, возвращающим 0. Когда оба входа равны 1, сумма равна 0, а перенос равен 1. Полная таблица истинности для схемы полусумматора показана в Стол .

Таблица 1

901 901 901
Вход 1 Вход 2 Суммарное значение Перенести
0 0 0 0 0 0
1
1 0 1 1
1 1 0 0

Как показано на Рисунок a, схема полусумматора была реализована с использованием логического И SMG-MOS и логического ИСКЛЮЧАЮЩЕГО ИЛИ.Стандартная реализация логического элемента XOR требует использования нескольких транзисторов или, в качестве альтернативы, одного SMG-MOS. На рисунке a два логических затвора SMG-MOS, выделенные синими квадратными блоками, имеют общий сток, исток, боковой затвор и нижний затвор. Эти два логических элемента SMG-MOS имеют одинаковую длину канала, но два разных расстояния от бокового затвора до канала, обозначенные как L . SC . В частности, SMG ‐ MOS1 имеет укороченный L SC , чем SMG ‐ MOS2, что приводит к реализации логики XOR и логики AND, соответственно.

Схема полусумматора. a) SEM-изображение полусумматора с логикой XOR (SMG ‐ MOS1) и логическим AND (SMG ‐ MOS2). b) Схематические диаграммы SMG-MOS в разрезе смотрят со стороны стока в канал, со стрелками, показывающими два маршрута, через которые V SG управляет каналом: i) Желтая стрелка: путь через конденсаторы C 1 ; ii) Синяя стрелка: путь через конденсатор C 2 . c) Передаточные кривые для логического И, показывающие ток передачи I DS (квадраты) смещение влево на увеличение V ГГ .Сплошные линии представляют V . из . Красный цвет означает V . SG = логический 0, черный цвет для V SG = логика 1). г) Передаточная кривая для логического XOR. Кривая, связанная с I DS , смещается вправо при увеличении В ГГ . Здесь В BG = В дюйм1 и V SG = В дюйм2 .

Рабочий механизм следующий.Как показано в поперечном сечении схемы на рисунке b, обычно существует два разных маршрута для V SG для управления каналом: i) контроль дна канала через конденсатор C 1 и нижний затвор, как показано желтой стрелкой в ​​левой части рисунка b; ii) контроль верхней или боковой части канала через конденсатор C 2 , как показано синей стрелкой в ​​правой части рисунка b. В частности, для логического элемента И: L SC достаточно длинный, чтобы маршрут, обозначенный синей стрелкой, был недоступен.В данном случае В SG управляет каналом по маршруту, обозначенному желтой стрелкой, указывающей на нижнее напряжение затвора. Это согласуется с экспериментальными результатами, изображенными на рисунке c, показывающим, что передаточная кривая смещается влево при увеличении V . ГГ . Для логического элемента XOR, показанного на рисунке b, L SC вместо этого достаточно мал, чтобы повернуть по синей стрелке. В SG может управлять верхней частью канала, теперь в направлении, противоположном нижнему затвору V БГ .В этом случае, когда В SG увеличивается, более высокое V BG необходим для включения канала для того же I ДС . Это согласуется с экспериментами на рисунке d, показывающими небольшой сдвиг вправо (значения электрического потенциала показаны на рисунке S6, вспомогательная информация).

На основе этой информации можно реализовать логическую операцию XOR, выполнив следующую процедуру. Для запуска V SG = логический 0, поэтому L OD неактивен, когда В BG соответствует логическому 0.Когда вместо V BG переключается с логического 0 на логическую 1, канал активируется и В из = I DS R OS переходит с логического 0 на логическую 1 (где R OS — сопротивление канала от выхода до источника). Следующая ситуация рассматривает вместо V SG = логическая 1, ситуация, когда L OD включен на В BG = логический 0, что дает В из = логическая 1.Наконец, когда также V BG = логическая 1, тогда относительно меньший I Создается DS , ведущий к V из = I DS R OS <условие логической 1 (т. Е. Логического 0). По этим рассуждениям формируется истина таблицы XOR.

Мы видели, как решение SMG ‐ MOS имеет ряд преимуществ по сравнению со стандартной технологией CMOS. Что касается занимаемой площади и, следовательно, площади, то за счет использования меньшего количества транзисторов структуры SMG-MOS меньше, чем соответствующие логические вентили CMOS в том же технологическом узле.В частности, для технологического узла 0,13 мкм площадь логического НЕ SMG ‐ MOS составляет около 40% от стандартного КМОП ‐ НЕ (с площадью поверхности ≈1,84 мкм 2 с эффективным сокращением необходимого количества производств). Наконец, очевидное преимущество будет получено с точки зрения оборудования, поскольку существующие технологические линии, технологический узел 14 нм CMOS, могут позволить реализовать схемы SMG ‐ MOS с занимаемой площадью, эквивалентной технологическому узлу 10 нм CMOS.Эта возможность звучит особенно привлекательно, учитывая, что обновление стандартного 14-нм технологического узла до 10-нм, по оценкам, потребует один миллиард долларов на обработку и 0,3 миллиарда на проектирование.

Архитектура SMG ‐ MOS имеет преимущество перед CMOS также с точки зрения низкого рассеяния мощности, защиты схем от нагрева, что снижает производительность. В общем, статическая рассеиваемая мощность одного транзистора пропорциональна I DS В DD , где V DD — рабочее напряжение.Транзисторы SMG ‐ MOS работают в подпороговой области около 0,7 В (рисунок c, f – i), так что I DS может поддерживаться ниже предельного значения тока утечки (100 нА мкм −1 ) и В DD ниже предела рабочего напряжения (≈1,5 В). Пределы 100 нА мкм −1 и 1,5 В требуются Международной дорожной картой по технологиям для полупроводников (ITRS), за которой следуют литейные производства по всему миру 5 (более подробную информацию см. В разделе Измерение электрических свойств).Наконец, что касается массового производства, SMG-MOS обрабатывается с помощью стандартной литографии и, таким образом, относительно легко адаптируется к литейным линиям с высокой повторяемостью и надежностью.

3. Выводы

Развитие полупроводниковых технологий в направлении более быстрой и эффективной обработки данных скоро потребует инновационных технологических решений, поскольку физические ограничения материалов становятся все ближе. В этом отношении традиционные методы уменьшения масштаба имеют несколько ограничений.Например, схемы логических вентилей КМОП, в которых используется большое количество транзисторов, трудно масштабировать, в то время как лабораторные инновации для усовершенствованных миниатюрных компонентов не всегда могут быть быстро или эффективно внедрены в обычные предыдущие линейки продуктов. Следовательно, существует потребность в конструкциях, которые могут быть изготовлены с использованием существующих литейных КМОП-технологий. Представленная здесь конструкция SMG-MOS продемонстрировала эффективность и гибкость выполнения функций нескольких логических вентилей. Логические вентили SMG ‐ MOS обладают важным преимуществом в сокращении занимаемой площади и затрат (времени, материалов и этапов обработки), необходимых для достижения той же функции, что и логические вентили CMOS.Кроме того, логические вентили SMG ‐ MOS имеют более низкое статическое энергопотребление по сравнению с логическими вентилями CMOS. В качестве демонстрации мы реализовали схему кольцевого генератора с использованием логических НЕ SMG-MOS, в результате чего количество транзисторов уменьшилось вдвое по сравнению со стандартной схемой кольцевого генератора, реализованной с логическими НЕ КМОП. В качестве еще одного примера SMG ‐ MOS можно также использовать в качестве схем вычислителя данных для обработки данных в ИС, таких как полусумматоры. Наконец, нет необходимости добавлять какие-либо особые требования к традиционной обработке полупроводников для SMG-MOS, что предполагает, что SMG-MOS может быть адаптирован к существующим линиям производства полупроводников.Благодаря простоте конструкции, низкому энергопотреблению и низкой стоимости концепция SMG ‐ MOS могла бы стать новым возможным способом уменьшения размеров электронных схем.

4. Экспериментальная часть

Материалы : слой SiO 2 толщиной 100 ± 20 нм, действующий как слой изолятора, был выращен на поверхности кремния n-типа. Используемая пластина Si характеризовалась диаметром 2 дюйма, ориентацией кристалла <100>, сопротивлением менее 0,005 мкм 2 при толщине 400–500 мкм.Подложки были приобретены у Suzhou Yancai Micro-nano Scientech Corp. (Тайбэй, Тайвань, Китай). Оксид индия-галлия-цинка (IGZO) и Ni / Au (Beijing Founder Star Science and Technology Co., Ltd., Китай) были нанесены и нанесены последовательно на пластину SiO 2 / Si. Ni / Au использовался в качестве электродов из-за хороших адгезионных свойств Ni и хорошей электропроводности Au.

Производство : пленка IGZO толщиной 30 нм была напылена с использованием ручного радиочастотного магнетронного распылителя мощностью 100 Вт от Sky Technology Development (Шэньян, Китай) с 0.Рабочее давление 9 Па (Ar: O 2 = 14 sccm: 3 sccm) при 50 ° C. В результате ширина и длина канала составили ≈15–100 и 30–120 мкм соответственно (см. Рисунок e). Канал подвергали отжигу 20 ч при 200 ° C. Затем металлические электроды Ni / Au толщиной ≈12–60 нм были нанесены методом электронно-лучевого испарения MUE-ECO с использованием электронно-лучевого испарителя от ULVAC (Редвуд-Сити, Калифорния, США). Давление составляло 1,8 · 10 −3 Па, скорость осаждения не менее 0,06 нм · с −1 .Наконец, электроды для выхода (O), истока (S), стока (D) и боковых затворов (SG) были обработаны литографией с разрешением 1 мкм. Что касается наилучшего разрешения, при использовании фокусирующего ионного луча наименьшая достижимая длина между стоком и выходом составляла 1 мкм при ширине 200 нм.

Электрические измерения : Характеристики I В были измерены с помощью анализатора параметров полупроводников (Keithley 4200), где напряжение источника было установлено на землю (т.е.е., 0 В). Для я DS В GS измерения, т.е. типичные кривые передачи, напряжение стока В DS был установлен в диапазоне 1,0–1,5 В. Низкая утечка, а следовательно, и низкая статическая рассеиваемая мощность, более подробно объясняется следующим образом: i) I DS на входе = 0 и 1 намного ниже 100 нА мкм -1 , как показано на рисунке c. 100 нА мкм -1 — это предел тока утечки, требуемый Международной технологической дорожной картой IC для полупроводников (ITRS) после уменьшения масштаба для существующего технологического узла. 5 ii) Напряжение стока, используемое в SMG-MOS, находится в диапазоне 1-2 В, что является типичным рабочим напряжением согласно ITRS. 5 iii) Статическая рассеиваемая мощность для одного устройства является произведением тока канала и напряжения стока ( I DS В DD ). Следовательно, с учетом трех вышеупомянутых соображений, статическая потребляемая мощность логики SMG-MOS NOT будет сопоставима или даже ниже, чем потребляемая мощность традиционной CMOS NOT.

Также был исследован контакт металлического электрода Ni / Au с каналом IGZO. 58 , 59 , 60 Как показано на рисунке S7 (вспомогательная информация), были исследованы как роль толщины IGZO, так и сопротивление контакта металл-IGZO. Эксперименты предполагают наличие омического контакта между металлом и IGZO, о чем свидетельствует линейная зависимость между током и напряжением. Более подробную информацию можно найти во вспомогательной информации.

Еще одним важным аспектом, который был принят во внимание, является влияние бокового затвора на передаточную кривую SMG-MOS, поскольку это может привести к важному параметру для управления электрическими свойствами транзистора.Действительно, как показано на рисунке S8 (вспомогательная информация), было обнаружено, что боковой затвор способен значительно увеличить ток стока.

Кроме того, поскольку статическая рассеиваемая мощность пропорциональна количеству транзисторов n в логическом вентиле, рассеиваемая мощность в других конструкциях логических вентилей SMG-MOS может быть меньше, чем у логических вентилей CMOS для тех же технологических узлов, из-за меньшего количества транзисторов. Функция логического НЕ повторяется в наших образцах для более чем 10 устройств.Функции OR, AND, NAND, NOR также могут повторяться. Функции обратного осмоса измеряются более чем в пяти образцах на одной пластине.

Наконец, были выполнены измерения стабильности для определения чувствительности IGZO к окружающей среде. В частности, как показано на рисунке S9 (вспомогательная информация), было предложено решение для минимизации влияния температуры окружающей среды.

Моделирование : Структура однотранзисторной схемы была смоделирована TCAD следующим образом: сначала сетка была определена путем разделения канала на 50 срезов одинакового размера по 1 мкм каждый (общая длина 50 мкм), а пространственная структура устройства была сформирован.Проводящий слой в качестве нижнего затвора использовался в качестве подложки, на которой рассматривался оксид кремния. Затем сверху был добавлен канал n-типа толщиной 40 нм с концентрацией легирования ≈10 18 см −3 . Затем были реализованы боковые затворы, контакты истока и стока. Впоследствии можно было указать физические свойства полупроводниковых и диэлектрических материалов, включая подвижность (≈1–10 см 2 В с −1 ), субщелевые состояния дырок и электронов (10 18 –10 21 см −3 эВ −1 ), ширина запрещенной зоны при комнатной температуре (≈3.0 эВ) и время рекомбинации Шокли – Рида – Холла для дырок и электронов (≈10 −8 с). После этого были определены модели, основанные на теориях полупроводниковых устройств, 3 , 4 путем включения модели рекомбинации, модели туннелирования, условия связи электрического поля между выходом и стоком, введенного специальной конструкцией, и модели деградации устройства, основанной на инжекция горячего носителя. Дефекты также определялись с использованием модели плотности состояний 50 , 51 , 52 , в то время как параметры используемых материалов (рисунок S5, вспомогательная информация) были взяты из опубликованных данных. 50 , 52 , 53 Наконец, были определены условия смещения, включая напряжение, приложенное к стоку, истоку и затвору, и был использован полный метод Ньютона для численного расчета электрических свойств проиллюстрированных устройств.

Конфликт интересов

Авторы заявляют об отсутствии конфликта интересов.

Благодарности

Эта работа была поддержана Национальным фондом естественных наук Китая (грант № 61574147), Фондом естественных наук провинции Чжэцзян для выдающихся молодых ученых (грант №LR17F040002), Проект разработки приборов Китайской академии наук (грант № YJKYYQ20180021). J.C. благодарит за финансирование стипендии президента CAS-TWAS.

Банкноты

Ци С., Кунья Дж., Го Т.-Л., Чен П., Пройетти Р. Заккария, Дай М., Подход с нижним вентилем для реализации всех основных логических вентилей с помощью однотипного МОП-транзистора на основе IGZO с уменьшенным След. Adv. Sci. 2020, 7, 14 10.1002 / advs.2014 [CrossRef] [Google Scholar]

Список литературы

1.Ма Т. П., IEEE Trans. Электронные устройства 1998, 45, 680. [Google Scholar] 2. Чой Ю. К., Асано К., Линдерт Н., Субраманиан В., Кинг Т. Дж., Бокор Дж., Ху К., IEEE Electron Device Lett. 1999, 21, 919. [Google Scholar] 3. Чаухан Ю.С., Лу Д., Венугопалан С., Хандельвал С., Дуарте Дж. П., Пайдавози Н., Ай Н., Ху К., Моделирование FinFET для моделирования и проектирования ИС: использование стандарта BSIM-CMG, Academic Press, Лондон, СОЕДИНЕННОЕ КОРОЛЕВСТВО: 2015. [Google Scholar] 4. Таур Ю., Нинг Т. Х., Основы современных устройств СБИС, Cambridge University Press, Кембридж, Великобритания: 2013.[Google Scholar] 5. Обзор обновления 2013 г. в International Technology Roadmap for Semiconductors, http://www.itrs2.net/ (дата обращения: октябрь 2019 г.) 6. Хан С. Л., Чой К., Джин С. К., Ю. С., Ко К. Р., Им С., ACS Appl. Матер. Интерфейсы 2017, 9, 15592. [PubMed] [Google Scholar] 7. Банерджи С., Гарг С., Саураб С., IEEE Electron Device Lett. 2018, 39, 773. [Google Scholar] 8. Wang Z., Zhong Y., Chen C., Ye L., Huang Q., Yang L., Wang Y., Huang R., представленные на IEEE Int. Symp. Circuits Syst., Саппоро, Япония, май 2019 г.[Google Scholar] 9. Шулакер М. М., Хиллз Г., Патил Н., Вей Х., Чен Х. Й., Вонг Х. С., Митра С., Nature 2013, 501, 526. [PubMed] [Google Scholar] 10. Хео Дж. С., Ким Т., Бан С. Г., Ким Д., Ли Дж. Х., Джур Дж. С., Ким М.-Г., Ким Ю.-Х., Хон Й., Пак С.К., Adv. Матер. 2017, 29, 1701822. [PubMed] [Google Scholar] 11. Шульга А. Г., Деренский В., Салазар-Риос Дж. М., Дирин Д. Н., Фрич М., Коваленко М. В., Шерф Ю., Лой М. А., Adv. Матер. 2017, 29, 1701764. [PubMed] [Google Scholar] 12. Тан Дж., Цао К., Тулевски Г., Дженкинс К. А., Нела Л., Фермер Д. Б., Хан С.-Дж., Nat. Электрон. 2018, 1, 191. [Google Scholar] 13. Цзоу Дж., Чжан К., Цай В., Чен Т., Натан А., Чжан К., Наномасштаб 2018, 10, 13122. [PubMed] [Google Scholar] 15. Chhowalla M., Jena D., Zhang H., Nat. Rev. Mater. 2016, 1, 16052. [Google Scholar] 16. Хорст Ф., Фарохнеджад А., Чжао К.-Т., Инигуес Б., Клос А., IEEE Trans. Электронные устройства 2019, 66, 132. [Google Scholar] 17. Гао Г., Ван Б., Лю Х., Сунь К., Ян Х., Ван Л., Пань К., Линь Ван З.. Adv. Матер. 2018, 30, 1705088. [PubMed] [Google Scholar] 18. Реста Г. В., Баладжи Ю., Лин Д., Раду И. П., Каттор Ф., Гайлардон П. Э., Де Микели Г., ACS Nano 2018, 12, 7039. [PubMed] [Google Scholar] 19. Офек Н., Петренко А., Херес Р., Райнхольд П., Легтас З., Властакис Б., Лю Ю., Фрунцио Л., Гирвин С. М., Цзян Л., Nature 2016, 536, 441. [PubMed] [Google Scholar] 20. Тан Т. Р., Гейблер Дж. П., Лин Ю., Ван Ю., Боулер Р., Лейбфрид Д., Вайнленд Д. Дж., Nature 2015, 528, 380. [PubMed] [Google Scholar] 21.Велдхорст М., Ян К. Х., Хван Дж. К., Хуанг В., Дехоллен Дж. П., Мухонен Дж. Т., Симмонс С., Лаухт А., Хадсон Ф. Э., Ито К. М. А., Nature 2015, 526, 410. [PubMed] [Google Scholar] 22. Балланс К. Дж., Харти Т. П., Линке Н. М., Сепиол М. А., Лукас Д. М., Phys. Rev. Lett. 2016, 117, 060504. [PubMed] [Google Scholar] 23. Weidt S., Randall J., Webster S.C., Lake K., Webb A. E., Cohen I., Navickas T., Lekitsch B., Retzker A., ​​Hensinger W. K., Phys. Rev. Lett. 2016, 117, 220501. [PubMed] [Google Scholar] 25.Шефер В. М., Балланс К. Дж., Тирумалай К., Стивенсон Л. Дж., Балланс Т. Г., Стейн А. М., Лукас Д. М., Nature 2018, 555, 75. [PubMed] [Google Scholar] 26. Genot A. J., Baccouche A., Sieskind R., Aubertkato N., Bredeche N., Bartolo J. F., Taly V., Fujii T., Rondelez Y., Nat. Chem. 2016, 8, 760. [PubMed] [Google Scholar] 29. Боннет Дж., Инь П., Ортис М. Э., Субсунторн П., Энди Д., Наука 2013, 340, 599. [PubMed] [Google Scholar] 32. Хафф Т., Лабиди Х., Рашиди М., Ливадару Л., Динел Т., Ахал Р., Вайн В., Питтерс Дж., Волков Р. А., Nat. Электрон. 2018, 1, 636. [Google Scholar] 34. Джу С., Ким Т., Шин Ш, Лим Дж.Й., Хонг Дж., Сон Джей Ди, Чанг Дж., Ли Х.-В., Ри К., Хан Ш., Шин К.-Х., Джонсон М., Природа 2013, 494, 72. [PubMed] [Google Scholar] 35. Скидин Д., Файзи О., Крюгер Дж., Айзенхут Ф., А, Янчарик , Нгуен К.-Х., Куниберти Г., Гурдон А., Мореско Ф., Иоахим К., ACS Nano 2018, 12, 1139. [PubMed] [Google Scholar] 36. Ван С., Чен С., Ю З., Хэ Ю., Чен Х., Ван К., Ши Ю., Чжан Д.W., Zhou H., Wang X., Zhou P., Adv. Матер. 2019, 31, 1806227. [Google Scholar] 37. Wang Z. Q., Xu H. Y., Li X. H., Yu H., Liu Y. C., Zhu X. J., Adv. Funct. Матер. 2012, 22, 2759. [Google Scholar] 39. Лю К. З., Лю Ю. Х., Ли Дж., Лау К., Ву Ф. К., Чжан А. Ю., Ли З., Чен М. Р., Фу Х. Ю., Дрейпер Дж., Цао Х., Чжоу К. В., ACS Appl. Матер. Интерфейсы 2019, 11, 16749. [PubMed] [Google Scholar] 40. Чжоу Дж. М., Лю Н., Чжу Л. К., Ши Ю., Ван К., IEEE Electron Device Lett. 2015, 36, 198. [Google Scholar] 41.Чжун Ю. Н., Ван Т., Гао Х., Сю Дж. Л., Ван С. Д., Adv. Funct. Матер. 2018, 28, 1800854. [Google Scholar] 42. Лю Ю. Х., Чжу Л. К., Фэн П., Ши Ю., Ван К., Adv. Матер. 2015, 27, 5599. [PubMed] [Google Scholar] 43. Yang J. T., Ge C., Du J. Y., Huang H. Y., He M., Wang C., Lu H. B., Yang G. Z., Jin K. J., Adv. Матер. 2018, 30, 1801548. [PubMed] [Google Scholar] 44. Ван К. Дж., Лю Ю. Х., Фэн П., Ван В., Чжу Л. К., Лю З. П., Ши Ю., Ван К., Adv. Матер. 2016, 28, 5878. [PubMed] [Google Scholar] 45.Ван К. Дж., Ли Б. Дж., Фэн П., Чжу Л. К., Ши Ю., Ван К., IEEE Trans. Электронные устройства 2016, 63, 3958. [Google Scholar] 47. Чоудхури М. Д. Х., Миглиорато П., Джанг Дж., Appl. Phys. Lett. 2013, 103, 152103. [Google Scholar] 48. Эстрада М., Ривас М., Гардуньо И., Авила-Эррера Ф., Кердейра А., Паванелло М., Мехиа И., Кеведо-Лопес М. А., Microelectron. Надежный. 2016, 56, 29. [Google Scholar] 49. Номура К., Охта Х., Такаги А., Камия Т., Хирано М., Хосоно Х., Nature 2004, 432, 488. [PubMed] [Google Scholar] 50.Кимура М., Наканиси Т., Номура К., Камия Т., Хосоно Х., Appl. Phys. Lett. 2008, 92, 133512. [Google Scholar] 51. Се Х. Х., Ву К. Х., Ву С. С., Йе Й. Х., Тян Х. Л., Лей К. М., SID Symp Dig. Tech. Пап. 2008, 39, 1207. [Google Scholar] 54. Xie Q., Lee C.J., Xu J., Wann C., Sun Y. C., Yuan T., IEEE Trans. Электронные устройства 2013, 60, 1814. [Google Scholar] 55. Черенак К. Х., Хекмашоар Б., Штурм Дж. К., Вагнер С., IEEE Trans. Электронные устройства 2010, 57, 2381. [Google Scholar] 56. Фикс В., Ульманн А., Фикер Дж., Клеменс В., Appl. Phys. Lett. 2002, 81, 1735. [Google Scholar] 57. Ким Й. Х., Хео Дж. С., Ким Т. Х., Пак С., Юн М. Х., Ким Дж., О М. С., Йи Г. Р., Но Й. Й., Парк С. К., Nature 2012, 489, 128. [PubMed] [Google Scholar] 58. Чой М. Дж., Ким М. Х., Чой Д. К., Appl. Phys. Lett. 2015, 107, 053501. [Google Scholar] 59. Чо Н. К., Пак Дж., Ли Д., Пак Дж. У., Ли В. Х., Ким Ю. С., ACS Appl. Электрон. Матер. 2019, 1, 1698. [Google Scholar] 60. Ли Э., Ли Дж., Ким Дж. Х., Лим К. Х., Бьюн Дж.С., Ко Дж., Ким Ю. Д., Пак Ю., Ким Ю. С., Nat. Commun. 2015, 6, 6785. [Бесплатная статья PMC] [PubMed] [Google Scholar]

Представление логических функций — GeeksforGeeks

Булева функция описывается алгебраическим выражением, состоящим из двоичных переменных, констант 0 и 1 и символы
логической операции. Для данного набора значений задействованных двоичных переменных логическая функция может иметь значение 0 или 1. Например, логическая функция определяется в терминах трех двоичных переменных.Функция равна 1, если и одновременно или.
Каждая логическая функция может быть выражена алгебраическим выражением, таким как упомянутое выше, или в терминах таблицы истинности. Функция может быть выражена через несколько алгебраических выражений, поскольку они логически эквивалентны, но для каждой функции существует только одна уникальная таблица истинности.
Логическая функция может быть преобразована из алгебраического выражения в принципиальную схему, состоящую из логических вентилей, соединенных в определенной структуре.Схема для —

Вниманию читателя! Не прекращайте учиться сейчас. Практикуйте экзамен GATE задолго до самого экзамена с помощью предметных и общих викторин, доступных в курсе GATE Test Series .

Изучите все концепции GATE CS с бесплатными живыми классами на нашем канале YouTube.

Канонические и стандартные формы —
Любая двоичная переменная может принимать одну из двух форм, или. Логическая функция может быть выражена в виде двоичных переменных.Если все двоичные переменные объединены вместе с помощью операции И, то имеется всего комбинаций, поскольку каждая переменная может принимать две формы.
Каждая из комбинаций называется стандартным продуктом minterm или стандартным продуктом . Минтерм представлен как десятичный эквивалент двоичного числа, обозначенного минтермом.
Важное примечание — В minterm двоичная переменная не заполняется штрихом, если переменная равна 1, и штрихуется, если переменная равна 0 i.е. если minterm то значит и.
Например, для логической функции с двумя переменными minterms следующие:


Аналогичным образом, если переменные объединяются вместе с помощью операции OR, то полученный член называется стандартной суммой maxterm или стандартной суммой . Maxterm представлен как десятичный эквивалент двоичного числа, которое обозначается maxterm.

Важное примечание — В maxterm двоичная переменная не заполняется штрихом, если переменная равна 0, и штрихуется, если переменная равна 1 i.е. если maxterm — это значит и.
Например, для логической функции с двумя переменными maxterms —

Minterms и Maxterms для функции с 3 переменными —

Связь между Minterms и Maxterms — Каждый minterm является дополнением соответствующего maxterm.
Например, для логической функции от двух переменных —

В общем или 

Построение логических функций — Теперь, когда мы знаем, что такое minterms и maxterms, мы можем использовать их для построения логических выражений.

«Булева функция может быть выражена алгебраически из заданной таблицы истинности путем формирования minterm для каждой комбинации переменных, которая дает 1 в функции, а затем взятия OR всех этих терминов».

Например, рассмотрим две функции и следующие таблицы истинности —

Функция равна 1 для следующих комбинаций — 001,100,111
Соответствующие термины -,,.
Следовательно, алгебраическое выражение для is-


Аналогично алгебраическое выражение для is-

Если мы воспользуемся законом Де Моргана и все единицы станут 0, а все 0 станут 1.Таким образом, мы получаем —


При повторном использовании закона Де Моргана —



и



Из вышеизложенного можно сделать вывод, что логические функции могут быть выражены как суммы минтермов или произведения макстермов .


«Логические функции, выраженные как сумма minterms или произведение maxterms, называются канонической формой .

Стандартные формы —
Канонические формы — это базовые формы, полученные из таблицы истинности функции.Эти формы обычно не используются для представления функции, поскольку их громоздко писать, и предпочтительно представлять функцию как можно меньшим количеством литералов.
Есть два типа стандартных форм —

  1. Сумма произведений (SOP) — Логическое выражение, включающее термины И с одним или несколькими литералами каждый, соединенные вместе ИЛИ.
  2. Произведение сумм (POS) Логическое выражение, включающее термины ИЛИ с одним или несколькими литералами каждый, соединенные вместе И, e.грамм.
    СОП-
    POS- 

    Примечание — Приведенные выше выражения не эквивалентны, они являются лишь примерами.

Вопросы по GATE CS Corner

Выполнение следующих вопросов поможет вам проверить свои знания. Все вопросы задавались в GATE в предыдущие годы или в пробных тестах GATE. Настоятельно рекомендуется попрактиковаться в них.

1. GATE CS 2010, вопрос 6
2. GATE CS 2008, вопрос 7
3. GATE CS 2014, набор-1, вопрос 17

Ссылки-

Цифровой дизайн, 5-е издание, Моррис Мано и Майкл Силетти

Автор статьи Чираг Манвани .Если вам нравится GeeksforGeeks, и вы хотели бы внести свой вклад, вы также можете написать статью на сайте deposit.geeksforgeeks.org или отправить свою статью по электронной почте: [email protected] Посмотрите, как ваша статья появляется на главной странице GeeksforGeeks, и помогите другим гикам.

Пожалуйста, напишите комментарии, если вы обнаружите что-то неправильное, или если вы хотите поделиться дополнительной информацией по теме, обсуждаемой выше.


Минимизация логических функций

Минимизация логических функций

Введение

В этом документе описываются графические и алгебраические способы минимизации логических функций.Он включает программу на Java, которую вы можете использовать для экспериментов с алгебраическим алгоритмом, описанным ниже. Тема минимизации также рассматривается во многих учебниках, статьях и других веб-сайтах. Вот несколько ссылки:

Некоторые ресурсы для минимизации
  1. Интерактивный Карта Карно из Технического университета Ильменау (Германия). Веб-страница апплета, на которую ссылается из вот часть большого набора обучающих страниц по логическому дизайну, написанных на немецком языке, включая несколько других отличные Java-апплеты в дополнение к этому.Большинство апплетов имеют возможность взаимодействия с пользователь на английском языке, но текстовые материалы на веб-сайте полностью на немецком языке.
  2. Карно, М. «Метод отображения для синтеза комбинационных логических схем», Пер. AIEE, pt. I, т. 72, нет. 9, pp. 593-599 , 1953. Как указано в книгах Кохави и Маккласки, перечисленных ниже.
  3. Kohavi, Z. Switching and Finite Automata Theory , New York: McGraw-Hill, 1970.
  4. .
  5. Маккласки, Э.J., Введение в теорию коммутационных цепей , Нью-Йорк: McGraw-Hill, 1965

Зачем сворачивать?

Все каналы данных и управляющие структуры цифрового устройства могут быть представлены в виде логических функций, которые принимают общая форма:

y = Σ (x,…)

, где « (x,…) » — это набор из логических переменных (переменные, которые может принимать только значения ноль и единица).Эти логические функции должны быть преобразованы в логические сети в самый экономичный способ. То, что квалифицируется как «наиболее экономичный способ», варьируется в зависимости от от того, построена ли сеть с использованием дискретных вентилей, программируемого логического устройства с фиксированным набором вентилей. доступная или полностью настраиваемая интегральная схема. Но во всех случаях минимизация дает сеть с как как можно меньшее количество ворот и как можно проще с каждой калиткой.

Чтобы оценить важность минимизации, рассмотрим две сети на Рисунках 1. и 2 .Оба ведут себя одинаково! Независимо от того, какой узор из единиц и нулей вы поместите в a , b и c на рис. 1, значение, полученное при y , будет точно совпадают, если вы поместите один и тот же образец значений в соответствующие входы на рис. 2. Тем не менее, сеть на рис. использует гораздо меньше ворот, а используемые ворота проще (имеют меньшие разветвления), чем ворота на рис. 1. Ясно, что минимизированная схема должна быть дешевле в сборке, чем не минимизированная версия.Хотя это неверно для На рис. 2 часто бывает так, что минимизированные сети будут быстрее (иметь меньше задержек распространения), чем неминимизированные сети.

Рисунок 1

Рисунок 2

Предпосылки и терминология

  • Переменные в выражении в правой части логического уравнения являются входными проводниками к логической сеть. Левая часть логического уравнения — это выходной провод сети.
  • Любое логическое уравнение или комбинационная логическая сеть может быть полностью и точно охарактеризована таблица истинности . В таблице истинности перечислены все возможные комбинации значений входных переменных, а соответствующее выходное значение функции для каждой комбинации. Всего 2 n строк в таблица истинности для функции или сети с n входными переменными, поэтому не всегда практично выпишите всю таблицу истинности.Но для относительно небольших значений n таблица истинности обеспечивает удобный способ точно описать функцию или поведение сети. Примечание Всегда перечислять комбинации входных значений в двоичном порядке счета сверху вниз (000, 001, 010, 011,…).
  • Каждая строка таблицы истинности с единицей в выходном столбце называется minterm . Удобный способ для представления таблицы истинности нужно рассматривать каждую комбинацию входных переменных как двоичное число и перечислять номера строк, которые являются minterms.

    В этом документе в качестве рабочего примера используется функция со следующей таблицей истинности:

    а б c Y
    0 0 0 0
    0 0 1 1
    0 1 0 1
    0 1 1 0
    1 0 0 1
    1 0 1 1
    1 1 0 1
    1 1 1 1

    Эта таблица истинности также может быть представлена ​​в виде списка терминов [1, 2, 4, 5, 6, 7].То есть, таблица истинности имеет 1 в столбце Y для строк, где двоичное число представлено значениями a, b, и c — одно из чисел, перечисленных в квадратных скобках. Две другие строки (0 и 3) имеют 0 в Y столбец и, следовательно, не являются минтермами.

  • Один из стандартных способов представления любой логической функции называется «сумма произведений» (СОП) или иначе. формально дизъюнктивная нормальная форма . В таком виде функция записывается как логическое ИЛИ (указано на +) набора терминов И, по одному на минуту.

    Например, дизъюнктивная нормальная форма для нашей функции-примера будет:

              Y = a'b'c + a'bc '+ ab'c' + ab'c + abc '+ abc
             
  • Существует также конъюнктивная нормальная форма , , которая представляет собой выражение как произведение сумм. чем сумма произведений. Представленный ниже материал может быть расширен, чтобы иметь дело с конъюнктивными нормальными формами а не дизъюнктивные нормальные формы. Мы оставим это как одно из тех классических упражнений. для ученика »и имеют дело только с дизъюнктивными нормальными формами.
  • Литерал — это переменная, которая либо дополняется, либо нет в термине продукта. Минтермы в нашем Функция sample имеет в общей сложности шесть литералов: a, a ‘, b, b’, c и c ‘. Сеть на Рисунке 2 использует только 5 литералы, потому что ‘не используется. В дизъюнктивной нормальной форме функции каждый член продукта имеет один литерал для каждой переменной. (6 литералов для 3 переменных в нашем примере функции.)
  • Рисунок 1 реализует нашу примерную функцию и демонстрирует преобразование дизъюнктивной функции нормальной формы. непосредственно в логическую сеть.Порядок перевода следующий:
    1. Используйте инверторы для генерации всех возможных литералов (шесть вертикальных проводов слева на рис. 1).
    2. Нарисуйте логический элемент И для каждого термина. Разветвление (количество входов) каждого логического элемента И равно количеству входных переменных.
    3. Подключите выходы всех вентилей И к одному вентилю ИЛИ.
    4. Подключите входы каждого логического элемента И к шаблону литералов таким образом, чтобы он генерировал 1 когда шаблон входных значений соответствует конкретному назначенному ему minterm.
  • Минимальная форма логического выражения — это та, которая реализует выражение с минимальным количеством литералов и условия продукта по возможности. Может быть более одной минимальной формы выражения; если есть только один минимальная форма, эта форма — минимум .
  • Существует много правил для алгебраического манипулирования логическим выражением, но есть только одно правило, которое вам нужно, чтобы минимизировать функцию, когда она находится в дизъюнктивной нормальной форме: правило Дополнение .

    Правило дополнения гласит, что (x + x ‘) всегда истинно (1), поэтому любые два члена в форме (x + x ‘) Y можно уменьшить до Y без изменения его значения. Другими словами, два продукта термины можно упростить, если единственное различие между ними — это значение ровно одной переменной, и в этом случае эту переменную можно исключить из обоих терминов, чтобы получить эквивалентный единственный член. Например, ab’c + a’b’c — это эквивалентно (a + a ‘) b’c, что совпадает с термином одного продукта, b’c.

Карты Карно

Карта Карно — это графический способ минимизировать логическое выражение, основанное на правиле дополнения. Хорошо работает, если есть 2, 3 или 4 переменных, но становится беспорядочно или невозможно использовать для выражений с большим количеством переменных.

Идея карты Карно (Карно, 1953) состоит в том, чтобы нарисовать таблицу истинности выражения в виде матрицы таким образом, чтобы каждая строка и в каждый столбец матрицы помещаются термины, которые отличаются значением одной переменной, смежной друг с другом.Затем, группируя в соседних ячейках матрицы можно определить термины продукта, которые исключить все дополненные литералы, в результате получится минимизированная версия выражения.

Рисунок 3 показывает, как минтермы в таблицах истинности помещаются в сетку карты Карно для 3 и 4 переменных выражения.

Рисунок 3

Глядя на карту с тремя переменными слева на рис. 3, обратите внимание, что minterm 0 (000 2 ) чуть выше minterm 4 (100 2 ).Такое расположение означает, что если оба minterms 0 и 4 встречаются в функции, первая переменная (та, что называется a в Рис.3) присутствует как в истинной, так и в дополненной форме и может быть устранено. Верхний ряд карты Карно отмечен значком a ‘ и нижний ряд с a : появляются любые minterms в верхнем ряду есть буквальные и ‘ в них, а любые minterms в нижнем ряду есть литералы и .В то же время, обратите внимание, что каждый столбец имеет одинаковые значения для переменных b и c . Также столбцы расположены в порядке так что только одна переменная меняет значение при переходе от одного столбца к следующий. Таким образом, первые два столбца различаются значением c , второй и третий столбцы различаются значением b , а третий и четвертый столбцы различаются значением c снова. Кроме того, первый и четвертый столбцы «Рядом» друг с другом, потому что они отличаются от друг друга просто в значении б .

На правой стороне рисунка 3 показано, что этот же шаблон (соседний столбцов отличаются значением одной переменной) применяется к строк карты Карно тоже: первая и вторая строки эта карта отличается значением b , вторая и третья различаются значением a , третий и четвертый различаются значение b , а первый и четвертый различаются значение от до .

На рисунке 4 показан наш пример функции, нарисованной как Карта Карно. Минтермы 1 и 2 находятся во втором и четвертом столбцах. верхнего ряда, а минтермины 4, 5, 7 и 6 появляются слева направо прямо в четырех столбцах нижнего ряда.

Рисунок 4

Карта Карно используется для получения минимальной суммы продуктов реализация выражения путем рисования прямоугольников вокруг групп соседних минтермов на карте; каждый прямоугольник будет соответствовать один термин продукта, и полное выражение будет построено как ИЛИ (сумма) всех условий продукта.Цель состоит в том, чтобы иметь как можно меньше условия продукта, насколько это возможно, что подразумевает, что каждый термин продукта будет учитывайте как можно больше минтермов.

Вот правила рисования прямоугольников:

  • Каждый минтерм должен быть внутри хотя бы одного прямоугольника, но там внутри прямоугольников не должно быть нулей.
  • Каждый прямоугольник должен быть как можно больше.
  • Прямоугольники могут закручиваться, чтобы включать ячейки как в крайний левый и крайний правый столбцы.так же для верха и низа ряды.
  • Количество минтермов, заключенных в прямоугольник, должно быть степенью из двух (1, 2, 4, 8 или 16 минтермов для карт с 4 переменными).
  • У некоторых функций есть условия «безразличия», которые комбинации входов, которые никогда не появятся, что приводит к случаям где не имеет значения, будет ли на выходе ноль или один. Где эти условия безразличия появляются в Карно Карта (обычно обозначается крестиком вместо единиц или нулей), они могут быть включены в прямоугольники или нет, в зависимости от того, что сделает прямоугольники как можно меньше и как можно больше.

На рисунке 5 показаны прямоугольники для нашего образца. функции, следуя процедуре, описанной выше:

Рисунок 5

Самый большой прямоугольник (нижняя строка) соответствует продукту термин а . Включая четыре minterms, две переменные имеют были исключены, что привело к единому термину продукта с единственной Переменная. Прямоугольник во втором столбце включает два термина, исключение одной переменной ( a ) из этого термина продукта.Точно так же прямоугольник в четвертом столбце исключает a из этого условия продукта. Полученная функция суммы произведений это:

Если вы посмотрите на рис. 2, вы увидите, что эта логическая сеть реализует именно эту функцию.

Каждый раз, когда вы удваиваете количество минтермов внутри прямоугольника, вы исключаете одну переменную из полученного термина продукта. Каждый удвоение соответствует повторному применению правила дополнения.В следующем разделе показано, как сделать то же самое алгебраически.

Интерактивный Карта Карно, упомянутая в начале этой страницы, очень хороший способ увидеть, как рисовать прямоугольники. Вы можете войти в функцию вы хотите обрабатывать алгебраически, редактируя таблицу истинности или просто щелкая ячейки на самой Карте Карно. Рисунок 6 — это снимок экрана апплета, показывающий, как он отображает наши пример функции:

Рисунок 6

Алгебраическая минимизация

Минимизация выражения алгебраически требует многократного применяя правило дополнения, начиная с дизъюнктивного нормальная форма функции, заканчивающаяся набором условий продукта назвали первичными импликантами. Главный импликант — это продукт термин, который будет генерировать единицы только для комбинаций входных данных, которые являются терминами дизъюнктивной нормальной формы функции, а который не может быть сокращен путем объединения с любым другим термином. Они соответствуют прямоугольникам на карте Карно.

Мы будем называть каждый шаг в этом процессе «проходом». Это занимает два прохода, чтобы минимизировать нашу функцию-образец. Следующая диаграмма показывает исходную дизъюнктивную нормальную форму функции как «Pass 0» и показывает, какие сокращения выполняются для два других прохода.

————————————————— ————- | Передача 0: a’b’c + a’bc ‘+ ab’c’ + ab’c + abc ‘+ abc | ————————————————— ————- ————————————————— ————- | Шаг 1: a’b’c + ab’c сводится к b’c | | a’bc ‘+ abc’ сводится к bc ‘| | ab’c + ab’c ‘сводится к ab’ | | abc ‘+ abc сводится к ab | ————————————————— ————- | b’c + bc ‘+ ab’ + ab | ————————————————— ————- ————————————————— ————- | Шаг 2: ab ‘+ ab сводится к a | ————————————————— ————- | а + b’c + bc ‘| ————————————————— ————-

Правила, которым необходимо следовать для каждого прохода:

  • Каждый термин, присутствующий в одном проходе, должен сочетаться с другим срок, если возможно.
  • Любые термины, которые не могут быть объединены, переносятся на будущие периоды. без изменений к следующему проходу.
  • Термин, который уже использовался один раз в проходе, должен быть используется снова, если это позволит сократить еще один термин. Для Например, в шаге 1 выше, ab’c используется дважды, и поэтому abc ‘.

Правило о повторном использовании терминов в проходе соответствует обведению кружком некоторые минтермы более одного раза на Карте Карно. Два минтерма которые повторно используются в проходе 1 выше, точно те же два, что и дважды обведен кружком на Карте Карно на Рисунке 5.

После определения основных импликант выражения необходимо выбрать минимальное их подмножество. Выбор минимального подмножества первичных импликантов опирается на понятие минтермов, являющихся «Покрытые» первыми импликантами. Для нашей демонстрационной функции простой импликант a охватывает минтермы 4, 5, 6 и 7; в простая импликанта b’c покрывает минтермы 1 и 5, а простое число импликант bc ‘охватывает минтермы 2 и 6. В этом примере нам нужны все три основных импликанта, чтобы охватить как минимум все минтермы один раз, а выражение, показанное в конце этапа 2, является минимизированным форма для нашего примера функции.

Но если существует более одной минимальной формы для выражение, разные формы будут соответствовать разным подмножествам полного набора простых импликант. Для любого из минимальных формы появятся дополнительные простые импликанты, которые должны быть отброшен.

Следующая процедура описывает способ определения одного минимального форма выражения после того, как все основные импликанты были определенный.

  • Для каждого минтерма, охватываемого только одним простым импликантом, этот простой импликант должен быть включен в минимальную форму.Эти minterms называются существенными простыми импликантами , потому что они необходимо включить их в минимизацию.

    Для нашей функции-примера используются термины 2, 3 и 4. ровно на один простой импликант, поэтому все три простых числа импликанты важны, есть только одна минимизированная форма, и больше нечего делать.

  • Составьте список всех минтермов, которые не входят ни в одну из основные основные импликанты.
  • Составьте список неиспользуемых простых импликантов. Закажите этот список по количество литералов, содержащихся в каждой простой импликанте.
  • Если какие-либо оставшиеся минтермы покрываются только одним из оставшиеся простые импликанты, соответствующие простые импликанты должны должны быть добавлены к минимизации, и все минтермы, которые они охватывают, должны быть удаленным из списка обнаруженных минтермов.
  • Если есть какие-либо непокрытые минтермы, добавьте неиспользованное простое число. неявно с наименьшим числом литералов к минимизации, и удалите все минтермы, на которые распространяется этот главный импликант из списка обнаруженных минтермов.

    Если два или более простых импликанта имеют одинаково малое число литералов существует более одного минимального решения. Найти их все включает в себя систематическую замену каждого связанного простого числа импликанты в различные минимальные формы сгенерировано.

  • Удалите все основные импликанты, которые не покрывают ни одну из оставшиеся минтермы из списка неиспользованных простых импликант.
  • Повторяйте предыдущие три шага, пока все минтермы не будут покрытый.

Заявление об отказе от ответственности! Приведенный здесь алгоритм основан на метод «диаграммы» Куайна-Мак-Класки, описанный в (McClusky, 1965) и в (Кохави, 1970). Но это не совсем то же самое, что процедура, указанная в этих ссылках, и может не дать такой же полученные результаты. Однако он должен давать полностью минимизированную функцию.

Доступны две версии программы минимизации. В Впервые был разработан в 2000 году.Его нужно вызывать из команды приглашение, такое как «Окно DOS» Windows или приглашение оболочки L / Unix. В Вторая версия была разработана в 2005 году и до сих пор может запускаться из командная строка, но также может быть запущена с графическим пользователем интерфейс. Обе версии требуют среды выполнения Java (JRE), доступно на Java от Sun Microsystems Веб-сайт. Первая версия программы будет работать с JRE. версия 1.3 или более поздняя и, вероятно, работает с некоторыми более ранними JRE как хорошо.Для второй версии обязательно нужна JRE версии 1.5 или потом.

Загрузите любую версию программы:

  • Minimize.jar: текущий версия программы. Требуется JRE 1.5 или новее. Включает в себя исходный код.
  • Minimize.zip: Предыдущая версия программы. Работает с JRE 1.3 или новее. Не включает исходный код.

Программа позволяет вводить либо логическое выражение, либо список номеров minterm и отображает серию сообщений, которые показывают шаги, которые он выполнил для выполнения минимизации.Некоторые выражения можно свернуть более чем одним способом, но программа показывает только один минимизация, даже если другие возможны.

Выполнение программы

Текущая версия

Если вы работаете в Windows и у вас установлена ​​надлежащая JRE, вы можно запустить программу, дважды щелкнув ее значок.

Вы можете ввести либо логическое выражение, либо список minterm. числа в поле ввода в верхнем левом углу окна, и сразу же появится свернутая версия выражения под этим.для XOR и ‘для постфикса НЕ. Вы также можете использовать логические константы 0 и 1, и вы можете использовать круглые скобки для управления порядок оценки. При вводе минимальных номеров вместо выражение, используйте пробелы или запятые для разделения чисел.

Когда вы вводите выражение или список minterm, свернутый результат алгоритма отображается сразу под полем ввода. Эта строка автоматически копируется в системный буфер обмена и может при желании можно вставить в другое приложение.(Нет визуального индикация того, что строка результата была выбрана, но это можно наклеить .)

Таблица Minterm сразу под свернутым результатом показывает minterms для формы суммы продуктов введенного вами выражения. В левом столбце термины продукта показаны в виде номеров строк таблицы истинности. а в правом столбце алгебраически показаны термины продукта. Премьер Таблица импликантов ниже, в которой показаны все минимизированные термины продукта в первый столбец и список полных условий продукта, каждое из которых сведено к минимуму. термин «покрывает» (подразумевает) во втором столбце.

В правой части окна показаны этапы обработки, программа прошла, чтобы сделать минимизацию. (Или сообщение об ошибке если вы ввели недопустимое выражение.) Это информация, которая записывается в консоль при запуске любой из версий программы из командной строки.

Используйте кнопку «Новое окно», если хотите, чтобы одновременное отображение нескольких минимизаций. Размер, форма и внутренние перегородки последнего окна, из которого вы выходили, будут повторно использованы, если вы снова запустить программу.

Вы также можете запустить графический интерфейс из командной строки. используя команду java -jar Minimize.jar . Если хотите запустите версию командной строки, команда:

java -cp Minimize.jar MinimizedTable <выражение или minterm список>

.

См. Описание более старой версии программы ниже. синтаксис <выражение или список minterm> .

Предыдущая версия

Откройте окно командной строки на своем компьютере и измените его на каталог, в который вы скачали Minimize.zip. Команда для запуска программа:

java -cp Minimize.zip Minimize <выражение или minterm список>

Логическое выражение, которое вы вводите в командной строке, должно использовать следующий синтаксис:

  • Заключите все выражение в кавычки, чтобы пробелы и другие символы, такие как звездочки, не будут изменены. интерпретатором команд.
  • Используйте отдельные буквы для имен переменных.для исключительного ИЛИ. Вы можете не указывать *. То есть ab совпадает с a * b.
  • Используйте ‘для дополнения после предмета, который будет дополнены.
  • AND имеет приоритет над OR и XOR. Последние два будут оценивается справа налево. Используйте круглые скобки для управления порядок оценки.
  • Пробелы не действуют.
  • Можно использовать константные литералы 0 и 1.

В качестве альтернативы вы можете написать список номеров минтерм на командная строка. Между числами должны быть пробелы, но без запятых. Наибольший номер minterm, который вы укажете, будет определять количество переменные в выражении и количество строк в результирующем таблица истинности. Например:

java -cp Minimize.zip Свернуть 4 6

В таблице истинности должно быть три переменных и 8 строк, чтобы включите эти два термина.c » Нахождение одной минимизации Номера Minterm: [1,2,4,5,6,7] В первом проходе ab’c и a’b’c уменьшены до b’c. На первом проходе abc ‘и a’bc’ уменьшены до bc ‘. На первом проходе ab’c и ab’c ‘уменьшены до ab’. На первом проходе abc ‘и ab’c’ уменьшены до ac ‘. На первом проходе abc и ab’c уменьшены до ac. На первом проходе abc и abc ‘уменьшены до ab. Невозможно уменьшить b’c во втором проходе Невозможно уменьшить bc ‘на проходе 2 Уменьшены ab и ab ‘до a во втором проходе. Невозможно уменьшить b’c в проходе 3 Невозможно уменьшить bc ‘в проходе 3 Невозможно уменьшить в проходе 3 Минтерм 1 покрывается 1 простым импликантом.c Сумма произведений: a’b’c + a’bc ‘+ ab’c’ + ab’c + abc ‘+ abc Первичные импликанты: [a: ab’c ‘, ab’c, abc’, abc], [b’c: a’b’c, ab’c], [bc ‘: a’bc’, abc ‘] Свернуто: b’c + bc ‘+ a $ java -cp Minimize.zip Свернуть «aa ‘+ b1» Нахождение одной минимизации Минтерм-номера: [1,3] Уменьшены ab и a’b до b в проходе 1. Невозможно уменьшить b во втором проходе Минтерм 1 покрывается 1 простым импликантом. Минтерм 3 покрывается 1 простым импликантом. Выражение: a * a ‘+ b * 1 Сумма произведений: a’b + ab Основные импликанты: [b: a’b, ab] Свернуто: b $


.

alexxlab

Добавить комментарий

Ваш адрес email не будет опубликован. Обязательные поля помечены *