ЛОГИЧЕСКИЕ МИКРОСХЕМЫ ТТЛ 74хх СЕРИИ И ИХ ОТЕЧЕСТВЕННЫЕ АНАЛОГИ

Несмотря на появление микропроцессоров, микроконтроллеров и других программируемых схем и постоянное расширение сфер их применения, потребность в микросхемах стандартной логики уменьшилась не настолько, чтобы полностью отказаться от их применения.

Во-первых, и в микроконтроллерных устройствах широко используются элементы, например, шинные формирователи, регистры.

Во-вторых, улучшаются потребительские качества схем логики — быстродействие, потребляемая мощность, нагрузочная способность, что позволяет использовать их в простых применениях вместо микроконтроллеров, сокращая путь от идеи до ее воплощения за счет отсутствия необходимости разработки дорогого программного обеспечения.

 

СерияПараметр	U пит., В	t зад. распр., нс	Iвых. мax, мА	Iпотр. мах, мА
74 (54)/К155 (133)	4,75 — 5,25	22/15	-0,4/16	8/22
74S (54S)/К531 (530)	4,75 — 5,25	4,5/5	-1/20	16/36
74LS (54LS)/К555 (533)	4,75 — 5,25	15/15	-0,4/8	1,6/4,4
74F (54F)/КР1531	4,5 — 5,5	6/5,3	-1/20	2,8/10,2
74AS (54AS)/К1530	4,5 — 5,5	4,5/4	-2/20	3,2/17,4
74ALS/КР1533	4,5 — 5,5	11/8	-0,4/ 8	0,85/3

Краткий перечень предлагаемых ТТЛ микросхем стандартной логики первого поколения

 

Функциональное назначение	Импортный аналог	155 (133), 74	К531	555 (533), 74LS	KP1531	1533, 74ALS
АГ1	121	·
АГ3	123	·		·		·
АГ4	221			·
АП3	240		·	·	·	·
АП2	216		·
АП4	241		·	·	·	·
АП5	244			·		·
АП6	245			·		·
АП9	640					·
АП10	646			·
ВА1	226		·
ВГ1	482		·
ВЖ1	630			·
ГГ1	124		·
ИВ1	148	·		·
ИВ2	348			·
ИД1	141	·
ИД3	154	·		·		·
ИД4	155	·		·		·
ИД5	156			·
ИД6	42			·
ИД7	138		·	·		·
ИД10	145	·		·
ИД11		·
ИД13		·
ИД14	139		·		·	·
ИД18	247			·
ИД19	238			·
ИД22	537				·
ИЕ1		·
ИЕ2	90	·		·		·
ИЕ4	92	·
ИЕ5	93	·		·		·
ИЕ6	192	·		·		·
ИЕ7	193	·		·		·
ИЕ8	97	·
ИЕ9	160	·		·		·
ИЕ10	161			·		·
ИЕ11	162		·			·
ИЕ13	191			·
ИЕ14	196	·	·	·
ИЕ15	197		·	·
ИЕ16			·
ИЕ17	169		·	·
ИЕ18	163		·	·		·
ИЕ19	393			·		·
ИЕ20				·
ИК1			·
ИК2	381		·
ИМ1	80	·
ИМ2	82	·
ИМ3	83	·
ИМ5	183			·
ИМ6	283			·
ИМ7	385			·
ИП2	180	·
ИП3	181	·	·	·		·
ИП4	182	·	·	·	·	·
ИП5	280		·	·		·
ИП6	242			·		·
ИП7	243			·		·
ИП8	261			·
ИР1	95	·
ИР8	164			·		·
ИР9	165			·		·
ИР10	166			·		·
ИР11	194		·
ИР12	195		·
ИР13	198	·
ИР15	173	·		·		·
ИР16	295			·		·
ИР17		·
ИР18			·
ИР21			·
ИР22	373		·	·		·
ИР23	374		·	·		·
ИР24	299		·			·
ИР25	395			·
ИР26	670			·		·
ИР27	377			·		·
ИР28	322			·
ИР29	323					·
ИР30	259			·		·
ИР31						·
ИР32	170	·		·		·
ИР35	273			·		·
ИР37	574					·
ИР38	874					·
ИР40	533				·
ИР42					·
КП1	150	·
КП2	153	·	·	·		·
КП5	152	·
КП7	151	·	·	·		·
КП11	257		·	·	·	·
КП12	253		·	·		·

 

Функциональное назначение	Импортный аналог	155 (133), 74	К531	555 (533), 74LS	KP1531	1533, 74ALS
КП13	298			·		·
КП14	258		·	·		·
КП15	251		·	·		·
КП16	157			·		·
КП18	158				·	·
ЛА1	20	·	·	·	·	·
ЛА2	30	·	·	·		·
ЛА3	0	·	·	·	·	·
ЛА4	10	·	·	·	·	·
ЛА6	40	·		·
ЛА7	22	·	·	·		·
ЛА8	1	·				·
ЛА9	3		·	·		·
ЛА10	12	·		·		·
ЛА11	26	·		·
ЛА12	37	·		·		·
ЛА13	38	·	·	·
ЛА17			·
ЛА18	452	·
ЛА19	134		·
ЛД1	60	·
ЛД3		·
ЛЕ1	2	·	·	·		·
ЛЕ2	23	·
ЛЕ3	25	·
ЛЕ4	27	·		·		·
ЛЕ5	28	·
ЛЕ6	128	·
ЛЕ7	260		·
ЛЕ10	1002					·
ЛИ1	8	·	·	·	·	·
ЛИ2	9			·		·
ЛИ3	11		·	·	·	·
ЛИ4	15			·		·
ЛИ5	451	·
ЛИ6	21			·		·
ЛИ8	1008					·
ЛИ10	1011					·
ЛЛ1	32	·	·	·		·
ЛЛ2	453	·
ЛН1	4	·	·	·	·	·
ЛН2	5	·	·	·		·
ЛН3	6	·
ЛН5	16	·
ЛН6	366	·
ЛП3				·		·
ЛП5	86	·	·	·		·
ЛП7	450	·
ЛП8	125	·		·		·
ЛП9	7	·
ЛП10	365	·
ЛП11	367	·
ЛП12	136			·		·
ЛР1	50	·
ЛР3	53	·
ЛР4	55	·		·		·
ЛР9	64		·
ЛР10	64		·
ЛР11	51		·	·		·
ЛР13	54			·		·
ПП4	49	·
ПР1	4094
ПР6	184	·
ПР7	185	·
ПЦ1	292			·
РЕ3		·
РЕ4				·
РЕ21		·
РЕ22		·
РЕ23		·
РЕ24		·
РП3	172	·
РУ1	81	·
РУ2	89
РУ5		·
РУ7		·
РУ8	189		·
РУ9	289		·
СП1	85		·	·		·
ТВ1	72	·
ТВ6	107			·		·
ТВ9	112		·	·	·	·
ТВ10	113		·			·
ТВ11	114		·			·
ТВ15	109	·				·
ТЛ1	13	·
ТЛ2	14	·		·		·
ТЛ3	132	·	·
ТМ2	74	·	·	·	·	·
ТМ5	77	·
ТМ7	75	·		·
ТМ8	175	·	·	·		·
ТМ9	174		·	·		·
ТР2	279			·		·
ХЛ1		·	·

· — присутствуют в серии

НЕ ИМЕЮЩИЕ ОТЕЧЕСТВЕННЫХ АНАЛОГОВ

 

Модель	Краткое описание
73	Триггер JK х 2 с очисткой
137	Дешифратор двоичный 3->8 с защелкой
133	И-НЕ 1 х 13
521	Компаратор 8-бит
590	Счетчик двоичный 8-бит
595	Регистр сдвиговый 8 бит параллельный вход, последовательный выход с защелкой
652	Шинный формирователь, инвертирующий двунаправленный 8-бит + регистр хранения
688	Компаратор 8-бит
4060	Счетчик универсальный 14-бит
4538	Одновибратор х 2

• Наименование

  К продаже

  Цена от

К продаже:

159 шт.

К продаже:

72 шт.

К продаже:

122 шт.

К продаже:

46 шт.

К продаже:

161 шт.

К продаже:

141 шт.

К продаже:

176 шт.

К продаже:

913 шт.

К продаже:

751 шт.

К продаже:

18 шт.

К продаже:

49 шт.

К продаже:

36 шт.

К продаже:

234 шт.

К продаже:

4 шт.

К продаже:

221 шт.

К продаже:

108 шт.

К продаже:

240 шт.

К продаже:

575 шт.

К продаже:

398 шт.

К продаже:

299 шт.

К продаже:

694 шт.

К продаже:

131 шт.

К продаже:

19 шт.

К продаже:

287 шт.

К продаже:

2 392 шт.

К продаже:

102 шт.

К продаже:

40 шт.

К продаже:

119 шт.

К продаже:

35 шт.

К продаже:

59 шт.

К продаже:

28 шт.

К продаже:

380 шт.

К продаже:

8 965 шт.

К продаже:

26 шт.

К продаже:

117 шт.

К продаже:

109 шт.

К продаже:

64 шт.

К продаже:

1 633 шт.

К продаже:

4 шт.

К продаже:

668 шт.

К продаже:

120 шт.

К продаже:

394 шт.

К продаже:

46 шт.

К продаже:

146 шт.

К продаже:

98 шт.

К продаже:

49 шт.

К продаже:

146 шт.

К продаже:

72 шт.

К продаже:

144 шт.

К продаже:

226 шт.

К продаже:

24 шт.

К продаже:

11 шт.

К продаже:

36 шт.

К продаже:

594 шт.

К продаже:

313 шт.

К продаже:

55 шт.

К продаже:

231 шт.

К продаже:

31 шт.

К продаже:

363 шт.

К продаже:

321 шт.

К продаже:

280 шт.

К продаже:

1 901 шт.

К продаже:

27 шт.

К продаже:

1 283 шт.

К продаже:

42 шт.

К продаже:

25 шт.

К продаже:

142 шт.

К продаже:

146 шт.

К продаже:

155 шт.

К продаже:

135 шт.

К продаже:

101 шт.

К продаже:

21 шт.

К продаже:

42 шт.

К продаже:

218 шт.

Совместимость отечественных ТТЛ и импортных микросхем 74 серии

В первой таблице приведены сравнительные характеристики и совместимость отечественных и импортных микросхем ТТЛ, ТТЛШ. Полное обозначение микросхемы состоит из первых двух букв — соответствующих производителю. Например SN — Texas Instruments, MC — Motorola, MM — Fairchild.

Далее следуют две цифры, определяющие тип логики и область примения ИС: 74 — ТТЛ, ТТЛШ, коммерческое применение, 54 — ТТЛ, ТТЛШ, военное применение (отличие, в этом случае, состоит в температурном диапазоне, допустимом отклонении напряжения питания и конструктивном исполнении).

После чисела 74 может следовать аббревиатура LS, ALS или просто одна буква S, что является обозначением варианта схемотехнологической реализации: S — Schottky, LS — Low-power Schottky, ALS — Advanced Low-power Schottky. В ИС-аналогах серий 155 указанная буквенная позиция отсутствует.

Во второй таблице представлены соответствия импортных и отечественных наименований по функциональному назначению. Последний элемент это буквенный код, определяющий тип корпуса: N — пластмассовый DIP, J — керамический DIP и пр.

Импортная серия	Серия ГОСТ	Напряжение питания Vcc±10%	Совместимость		Входной ток mkA, при Vccmax		Ток нагрузки mA, при Vccmax		Ток потребления Icc, mkA	Быстродействие
			по входам	по выходам	I IL	I IH	I OL	I OH
74AC	КР1554	3,3/5	CMOS	TTL,CMOS	-1	1	24	-24	80	7,5
74ACT	КР1594	5	TTL,CMOS	TTL,CMOS	-1	1	24	-24	80	10
74HC	КР1564	2/4,5/6	CMOS	TTL,CMOS	-1	1	6	-6	80	25
74AS	КР1530	5	TTL	TTL	-1,6mA	5	64	-15	90 мА	6,5
74F	КР1531	5	TTL	TTL	-1,0mA	20	64	-15	90 mA	6,2
74ALS	КР1533	5	TTL	TTL	-0,1mA	20	24	-15	27 мА	10
74LS	КР555	5	TTL	TTL	-200	20	24	-15	54 мА	18
74S	КР531	5	TTL	TTL	-400	50	64	-15	120 мА	9
74	КР155	5	TTL	TTL	-1,6mA	40	40	-250мкА	41 мА	30
74 серия	ГОСТ	Назначение		74 серия	ГОСТ	Назначение		74 серия	ГОСТ	Назначение
00	ЛА3	Четыре логических элемента 2И-НЕ		136	ЛП12	4 логических элемента «исключающее ИЛИ» с открытым коллектором		301	РУ6	статическое ОЗУ 1024×1
01	ЛА8	Четыре логических элемента 2И-НЕ с открытым коллектором		138	ИД7	демультиплексор 3 в 8 со стробом и логикой		322	ИР28	8-разрядный последовательно-параллельный регистр
02	ЛЕ1	Четыре логических элемента 2ИЛИ-НЕ		129	ИД14	2 демультиплексора со 1 в 4 стробом		323	ИР29	8-разрядный универсальный регистр с тремя состояниями
03	ЛА9	Четыре логических элемента 2И-НЕ с открытым коллектором		140	ЛА16	Два логических элемента 4И-НЕ работающих на 50 Ом (I(0)=60 мА, I(1)= 40 мА)		348	ИВ2	Каскадируемый приоритетный кодер 8-3 с тремя состояниями
04	ЛН1	Шесть логических элементов НЕ		141	ИД1	Высоковольтный дешифратор управления газоразрядным индикатором		350	ИР42	4-разрядный сдвигатель на 0,1,2,3 разряда с тремя состояниями
05	ЛН2	Шесть логических элементов НЕ с открытым коллектором		145	ИД10	Полный дешифратор 2-10 кода в десятичный с открытым коллектором (15 В)		352	КП19	Сдвоенный мультиплексор 4 в 1, инвертирующий
06	ЛН3	Шесть мощных (40 мА) инверторов с высоковольтным открытым коллектором (30 В)		147	ИВ3	Приоритетный кодер 10 в 4		353	КП17	Сдвоенный инверсный мультиплексор 4 в 1 с 3 состояниями
07	ЛП9	Шесть мощных (40 мА) неинверторов с высоковольтным открытым коллектором (30 В)		148	ИВ1	Каскадируемый приоритетный кодер 8-3		365	ЛП10	Шесть мощных (32 мА) драйверов-неинверторов с общим стробированием выхода (3 состояния)
08	ЛИ1	Четыре логических элемента 2И		150	КП1	Мультиплексор 16 в 1 со стробом и инверсией		366	ЛН6	Шесть мощных (32 мА) драйверов-инверторов с общим стробированием выходов (3 состояния)
09	ЛИ2	Четыре логических элемента 2И с открытым коллектором		151	КП7	Мультиплексор 8 в 1 с инверсией (со стробом)		367	ЛП11	Шесть мощных (32 мА) драйверов-неинверторов со стробированием 2-х и 4-х линий (3 состояния)
10	ЛА4	Три логических элемента 3И-НЕ		152	КП5	Мультиплексор 8 в 1 с инверсией (со стробом)		368	ЛН8	Шесть мощных инверторов
11	ЛИ3	Три логических элемента 3И		153	КП2	Сдвоенный мультиплексор 2 в 1 со стробом		373	ИР22	8-разрядный буферный регистр с тремя состояниями
12	ЛА10	Три логических элемента 3И-НЕ с открытым коллектором		154	ИД3	Демультиплексор 4 в 16		374	ИР23	8 триггеров с тремя состояниями
13	ТЛ1	Два логических элемента 4И-НЕ с триггером Шмитта		155	ИД4	Сдвоенный демультиплексор 2 в 4 со стробом		377	ИР27	8-разрядный регистр с разрешением записи
14	ТЛ2	Шесть логических элементов НЕ с триггером Шмитта		156	ИД5	Сдвоенный демультиплексор 2 в 4 со стробом		379	ТМ10	четыре D-триггера с прямыми и инверсными выходами
15	ЛИ4	Три логических элемента 3И с открытым коллектором		157	КП16	4 мультиплексора 2 в 1 со стробом		381	ИК2	АЛУ
16	ЛН5	Шесть мощных (40 мА) инверторов с высоковольтным открытым коллектором (15 В)		158	КП18	4 мультиплексора 2 в 1 со стробом и инверсией		384	ИП9	8-разрядный последовательный умножитель
17	ЛП4	Шесть мощных (40 мА) неинверторов с высоковольтным открытым коллектором (15 В)		159	ИД19	Дешифратор 3х8		385	ИМ7	4 последовательных сумматора/вычитателя
20	ЛА1	Два логических элемента 4И-НЕ		160	ИЕ9	4-разрядный десятичный синхронный счетчик		390	ИЕ20	Два 4-разрядных десятичных счетчика
21	ЛИ6	Два логических элемента 4И		161	ИЕ10	4-разрядный двоичный синхронный счетчик		393	ИЕ19	Два 4-разрядных двоичных счетчика
22	ЛА7	Два логических элемента 4И-НЕ с открытым коллектором		162	ИЕ11	4-разрядный десятичный синхронный счетчик		395	ИР25	4-разрядный каскадируемый сдвигающий регистр с 3 состояниями
23	ЛЕ2	Два логических элемента 4ИЛИ-НЕ со стробированием одного элемента и возможностью расширения по ИЛИ на другом		163	ИЕ18	4-разрядный двоичный синхронный счетчик		396	ИР43	8-разрядный регистр
25	ЛЕ3	Два логических элемента 4ИЛИ-НЕ со стробированием		164	ИР8	8-разрядный сдвигающий регистр со сбросом с параллельным выходом		399	КП20	4 мультиплексора 2 в 1 с памятью (триггер)
26	ЛА11	Четыре логических элемента 2И-НЕ с высоковольтным (до 15 В) открытым коллектором		165	ИР9	8-разрядный сдвигающий регистр с параллельными входами		450	ЛП7	2 логических элемента 2И-НЕ с общим входом и двумя мощными транзисторами
27	ЛЕ4	Три логических элемента 3ИЛИ-НЕ		166	ИР10	8-разрядный сдвигающий регистр со сбросом с параллельной загрузкой и последовательным выходом		451	ЛИ5	Два логических элемента 2И с мощным открытым коллектором
28	ЛЕ5	Четыре логических элемента 2ИЛИ-НЕ (драйвер линии 75 Ом) I(0)=48 мА, I(1)=2.4 мА		168	ИЕ16	Двоично-десятичный синхронный счетчик		452	ЛА18	Два логических элемента 2И-НЕ с мощным открытым коллектором
30	ЛА2	Логический элемент 8И-НЕ		169	ИЕ17	Десятичный синхронный счетчик		453	ЛЛ2	Два логических элемента 2ИЛИ с мощным открытым коллектором
32	ЛЛ1	Четыре логических элемента 2ИЛИ		170	ИР32	4×4 регистровый файл		465	АП14	8 неинверсных драйверов с 3 состояниями
33	ЛЕ11	Четыре логических элемента 2ИЛИ-НЕ с открытым коллектором		172	РП3	16-битовый регистровый файл с 3 состояниями		466	АП15	8 инверсных драйверов с 3 состояниями
34	ЛИ9	Шесть повторителей		173	ИР15	4-разрядный параллельный регистр с общим сбросом и выходом с тремя состояниями		482	ВГ1	Контроллер адреса
37	ЛА12	Четыре логических элемента 2И-НЕ с мощным выходом (до 48 мА)		174	ТМ9	Шесть D-триггеров с общим сбросом и тактированием		533	ИР40	8-разрядный инверсный лэтч с 3 состояниями
38	ЛА13	Четыре логических элемента 2И-НЕ с мощным (до 48 мА) открытым коллектором		175	ТМ8	Четыре D-триггеров с общим сбросом и тактированием		534	ИР41	8-разрядный инверсный регистр с 3 состояниями
40	ЛА6	Два логических элемента 4И-НЕ с повышенной нагрузочной способностью		180	ИП2	8-разрядная схема контроля по четности		537	ИД22	Дешифратор 4 в 10 с тремя состояниями и изменяемой полярностью выходов
42	ИД6	Демультиплексор 4 в 10		181	ИП3	Четырехразрядное АЛУ		540	АП12	8 инверсных драйверов с 3 состояниями
45	ИД24	Полный дешифратор 2-10 в десятичный с открытым коллектором (30В)		182	ИП4	Схема быстрого переноса для АЛУ		541	АП13	8 неинверсных драйверов с 3 состояниями
49	ПП4	Преобразователь двоичного кода в семисегментный		183	ИМ5	Два одноразрядных полных сумматора		573	ИР33	8 лэтчей с тремя состояниями
50	ЛР1	Два логических элемента 2И-2ИЛИ-НЕ, один расширяемый по ИЛИ		184	ПР6	Преобразователь двоично-десятичного кода в двоичный		574	ИР37	8 триггеров с тремя состояниями
51	ЛР11	Логический элемент 4-2-3-2И-4ИЛИ-НЕ		185	ПР7	Преобразователь двоичного кода в двоично- десятичный		593	ИЕ21	8-разрядный двоичный счетчик с входным регистром и двунаправленной шиной ввода/вывода
53	ЛР3	Логический элемент 2-2-2-3И-4ИЛИ-НЕ расширяемый по ИЛИ		187	РЕ2	ПЗУ		620	АП25	Восьмиканальный двунаправленный приемопередатчик с тремя состояниями и инверсией на выходе
54	ЛР13	Логический элемент 2-3-3-2И-4ИЛИ-НЕ		189	РУ8	ОЗУ на 64 бит с произвольной выборкой		623	АП26	Восьмиканальный двунаправленный приемопередатчик с тремя состояниями на выходе
55	ЛР4	Логический элемент 4-4И-2ИЛИ-НЕ расширяемый по ИЛИ		190	ИЕ12	Двоично-десятичный счетчик		624	ГГ6	Генератор
60	ЛД1	Два 4-входовых расширителя по ИЛИ		191	ИЕ13	Десятичный счетчик		626	ГГ2	Два генератора, управляемых напряжением
64	ЛР9	Логический элемент 4-2-3-2И-4ИЛИ-НЕ		192	ИЕ6	Двоично-десятичный счетчик		630	ВЖ1	16-разрядная схема контроля по коду Хэмминга
65	ЛР10	Логический элемент 4-2-3-2И-4ИЛИ-НЕ с открытым коллектором		193	ИЕ7	Десятичный счетчик		640	АП9	8-разрядный двунаправленный драйвер с 3 состояниями
72	ТВ1	J-K триггер с логикой 3И на входе		194	ИР11	4-разрядный универсальный регистр		641	АП7	8-разрядный двунаправленный неинверсный драйвер с открытым коллектором
74	ТМ2	Два D-триггера		195	ИР12	4-разрядный двунаправленный приемопередатчик без инверсии и выходом с 3 состояниями		643	АП16	8 двунаправленных драйверов с 3 состояниями
75	ТМ7	Два сдвоенных лэтча		196	ИЕ14	Двоично-десятичный счетчик		645	АП8	8-разрядный двунаправленный неинверсный драйвер с тремя состояниями
76	ТК3	Два JK-триггера		197	ИЕ15	Десятичный счетчик		646	ВА1	4-разрядный двунаправленный приемо-передатчик с лэтчами на обоих шинах
77	ТМ5	Два сдвоенных лэтча		198	ИР13	8-разрядный универсальный регистр		648	ВА2	8-разрядный двунаправленный приемо-передатчик с тремя состояниями
78	ТВ14	Триггер		214	—	SRAM 4k		651	АП17	8-разрядный двунаправленный приемо-передатчик с регистрами на обоих шинах
80	ИМ1	Одноразрядный полный сумматор		216	АП2	Четырехразрядный драйвер с открытым коллектором		652	АП24	8-разрядный двунаправленный неинверсный приемо-передатчик с тремя состояниями
81	РУ1	Статическое ОЗУ со схемой управления (16×1)		221	АГ4	Два одновибратора с триггером Шмитта на входе		670	ИР26	4×4 регистровый файл с тремя состояниями
82	ИМ2	Двухразрядный полный сумматор		224	РУ12	—		804	ЛА20	6 мощных логических элемента 2И-НЕ
83	ИМ3	Четырехразрядный полный сумматор		225	РУ10	FIFO 16×5 бит		805	ЛЕ8	6 мощных логических элемента 2ИЛИ
84	РУ3	Статическое ОЗУ (4×4)		238	ИД19	8-разрядный универсальный регистр сдвига с 3 состояниями		808	ЛИ7	6 мощных логических элемента 2И
85	СП1	4-разрядный цифровой компаратор		240	АП3	Два четырехразрядных драйвера с тремя состояниями		832	ЛЛ3	Шесть логических элементов 2ИЛИ
86	ЛП5	4 логических элемента «исключающее ИЛИ»		241	АП4	Два четырехразрядных драйвера с тремя состояниями		873	ИР34	Два 4-разрядных лэтча с тремя состояниями и сбросом
89	РУ2	ОЗУ на 64 бит с произвольной выборкой		242	ИП6	Четырехразрядные двунаправленные драйвера		874	ИР38	Два 4-разрядных триггера с тремя состояниями и сбросом
90	ИЕ2	4-разрядный двоично-десятичный счетчик		243	ИП7	Четырехразрядные двунаправленные драйвера		881	ИП14	Четырехразрядное АЛУ
91	ИР2	8-разрядный сдвиговый регистр		244	АП5	Два четырехразрядных драйвера с тремя состояниями		882	ИП16	32-разрядный генератор с предварительным просмотром и схемой ускоренного переноса
92	ИЕ4	Счетчик-делитель на 12		245	АП6	8-разрядный двунаправленный шинный транслятор		1000	ЛА21	Четыре логических элемента 2И-НЕ
93	ИЕ5	4-разрядный двоичный счетчик		247	ИД18	Декодер двоичного кода в семисегментный		1002	ЛЕ10	Четыре логических элемента 2ИЛИ-НЕ
95	ИР1	4-разрядный универсальный регистр		251	КП15	Мультиплексор 8 в 1 с 3 состояниями, прямым и инверсным выходами		1003	ЛА23	Четыре логических элемента 2И-НЕ с открытым коллектором
97	ИЕ8	6-разрядный делитель частоты с переменным коэффициентом деления		253	КП12	Сдвоенный мультиплексор 4 в 1 с 3 состояниями		1004	ЛН8	Шесть мощных инверторов
98	ИР5	—		257	КП11	4 мультиплексора 2 в 1 с 3 состояниями		1005	ЛН10	Шесть мощных инверторов с открытым коллектором
100	ТК7	JK-триггер		258	КП14	4 мультиплексора 2 в 1 с 3 состояниями и инверсией		1008	ЛИ8	Четыре логических элемента 2И
107	ТВ6	Два J-K триггера со сбросом		259	ИР30	8-разрядный адресуемый лэтч		1010	ЛА24	Три логических элемента 3И-НЕ
109	ТВ15	Два J-K триггера		260	ЛЕ7	Два логических элемента 5ИЛИ-НЕ		1011	ЛИ10	Три логических элемента 3И
112	ТВ9	Два J-K триггера		261	ИП8	Умножитель 2×4		1020	ЛА22	Два логических элемента 4И-НЕ
113	ТВ10	Два J-K триггера		237	ИР35	8 D-триггеров с общим тактированием и сбросом		1032	ЛЛ4	Четыре логических элемента 2ИЛИ
114	ТВ11	Два J-K триггера		297	ТР2	Четыре R-S-триггера		1034	ЛП16	Шесть неинверторов
121	АГ1	Одновибратор		280	ИП5	9-разрядная схема контроля по четности		1035	ЛП17	Шесть неинверторов с открытым коллектором
123	АГ3	Два одновибратора		281	ИК4	4-разрядный аккумулятор		4002	ЛЕ9	Два счетверенных логических элемента НЕ-ИЛИ
124	ГГ1	Два генератора, управляемых напряжением		283	ИМ6	4-разрядный полный сумматор с ускоренным переносом		4006	ИР47	Сдвиговый регистр
125	ЛП8	4 неинвертора (3 состояния)		289	РУ9	ОЗУ на 64 бит с произвольной выборкой		4015	ИР46	4-разрядный регистр с последовательным вводом и Reset
126	ЛП14	4 неинвертора (3 состояния)		292	ПЦ1	Программируемый делитель частоты/таймер		4035	ИР51	4-разрядный последовательно-параллельный регистр
128	ЛЕ6	Четыре логических элемента 2ИЛИ-НЕ		295	ИР16	4-разрядный универсальный регистр с тремя состояниями		4511	ИД23	Лэтч, декодер, драйвер семисегментный
132	ТЛ3	Четыре триггера Шмитта		298	КП13	4 мультиплексора 2 в 1 с памятью (триггер)		4520	ИЕ23	Два четырехразрядных двоичных счетчика
134	ЛА19	Элемент 12И-НЕ с тремя состояниями		299	ИР24	8-разрядный универсальный сдвиговый регистр с объединенными входами/выходами		—	ИР50	Универсальный двухпортовый регистр

ЛОГИЧЕСКИЕ МИКРОСХЕМЫ ТТЛ 74хх — CHIPkin

    Отличие между 74АС/АСТ, НС/НСТ и АНС/АНСТ заключается только в логических уровнях сигналов. Серии без буквы <Т> допускают питание в широком диапазоне напряжений, однако, уровни логических сигналов у них будут зависеть от этого напряжения. В сериях АСТ, НСТ и АНСТ логические сигналы всегда соответствуют стандартным ТТЛ уровням при напряжении питания +5 вольт.
    Для АВТ серии параметры <ЛА3> (74АВТ00) не слишком характерны. Более интересными в этой серии являются шинные формирователи и регистры. Так для <АП5> (74АВТ244) и других подобных типономиналов выходной ток достигает -32/64 мА. Правда, собственное потребление в таких случаях возрастает до 30 мА при нулевом состоянии выходов.
Микросхемы КМОП серии 40хх

Серия\Параметр	U пит., В	t зад.распр., нс	Iвых. мax, мА	Iпотр. мах, мА
74AC/КP1554	1,5 — 5,5	6,6	-24/24	0,08
74АCT/КP1594	4,5 — 5,5	9,5	-24/24	0,08
74HC/КP1564	2 — 6	20	-4/4	0,04
74HCT	4,5 — 5,5	25	-4/4	0,04
74ABT	4,5 — 5,5	4,1/3,4	-15/20	0,05
74AHC	2 — 5,5	8,5	-8/8	0,02
74AHCT	4,5 — 5,5	9	-8/8	0,02

Краткий перечень предлагаемых КМОП микросхем серии 74хх

Функциональное назначение	Импортный аналог	74AC, KP1554	74ACT	74HC, KP1564	74HCT	74ABT	74AHCT	74VHCT
АГ3	123			·	·		·
АГ4	221			·	·
АП3	240	·	·	·	·	·		·
АП4	241	·	·	·	·	·
АП5	244	·	·	·	·	·	·	·
АП6	245	·	·	·	·	·	·	·
АП8	645			·	·
АП9	640	·			·	·
АП12	540	·		·	·	·		·
АП13	541	·		·	·	·	·	·
АП17	651	·				·
АП24	652	·				·
АП26	623	·				·
ВА1	646				·	·
ИВ1	148			·
ИВ3	147			·
ИД3	154			·	·
ИД4	155			·
ИД6	42			·
ИД7	138	·	·	·	·			·
ИД14	139	·	·	·	·
ИД19	238			·	·
ИЕ5	93			·	·
ИЕ6	192			·	·
ИЕ7	193	·		·
ИЕ9	160			·	·
ИЕ10	161	·	·	·	·
ИЕ12	190			·
ИЕ13	191			·	·
ИЕ17	169	·
ИЕ18	163	·	·	·	·
ИЕ19	393			·	·
ИЕ20	390			·
ИЕ23	4520	·		·
ИМ6	283	·		·	·
ИП5	280	·		·	·
ИП7	243			·	·
ИР8	164	·	·	·	·		·
ИР9	165			·	·
ИР10	166			·	·
ИР11					·
ИР12	195			·
ИР15	173			·	·
ИР22	373	·	·	·	·	·	·	·
ИР23	374	·	·	·	·	·	·	·
ИР24	299	·			·
ИР26	670			·
ИР27	377	·	·	·		·	·
ИР30	259			·	·		·
ИР33	573	·	·	·	·	·	·	·
ИР35	273	·	·	·	·	·	·
ИР37	574	·	·	·	·	·	·	·

Функциональное назначение	Импортный аналог	74AC, KP1554	74ACT	74HC, KP1564	74HCT	74ABT	74AHCT	74VHCT
ИР40	533	·	·	·	·
ИР41	534	·	·	·	·	·
ИР46	4015			·
ИР51	4035	·
КП1	150			·
КП2	153	·	·	·	·
КП5	152			·
КП7	151	·	·	·	·
КП11	257	·	·	·	·		·
КП12	253	·	·	·	·
КП13	298			·
КП14	258	·	·	·	·
КП15	251	·	·	·	·
КП16	157	·	·	·	·		·
КП18	158	·	·	·	·
ЛА1	20	·	·	·	·	·
ЛА2	30			·	·		·
ЛА3	00	·	·	·	·			·
ЛА4	10	·	·	·	·	·
ЛА9	03			·	·
ЛА10	12						·
ЛЕ1	02	·	·	·	·
ЛЕ4	27	·			·
ЛИ1	08	·	·	·	·			·
ЛИ2	09			·
ЛИ3	11	·	·	·	·
ЛИ6	21	·		·	·
ЛИ9	34	·
ЛЛ1	32	·	·	·	·	·	·
ЛН1	04	·	·	·	·			·
ЛН2	05	·		·	·
ЛН6	366			·
ЛН7	368			·
ЛН8	1004			·
ЛП5	86	·	·	·	·		·
ЛП8	125	·	·	·	·	·	·	·
ЛП10	365			·
ЛП11	367			·
ЛП14	126			·	·	·	·
ЛР11	51			·
ПР1	4094			·	·
СП1	85			·	·
ТВ6	107			·	·
ТВ9	112	·	·	·	·
ТВ15	109	·	·	·	·
ТЛ2	14	·	·	·	·		·	·
ТЛ3	132		·	·	·		·
ТМ2	74	·	·	·	·	·	·	·
ТМ7	75			·	·
ТМ8	175	·	·	·	·
ТМ9	174	·	·	·	·

ЛОГИЧЕСКИЕ МИКРОСХЕМЫ ТТЛ 74хх СЕРИИ И ИХ ОТЕЧЕСТВЕННЫЕ АНАЛОГИ    Несмотря на появление микропроцессоров, микроконтроллеров и других программируемых схем и постоянное расширение сфер их применения, потребность в микросхемах стандартной логики уменьшилась не настолько, чтобы полностью отказаться от их применения.
    Во-первых, и в микроконтроллерных устройствах широко используются элементы <обвязки>, например, шинные формирователи, регистры.
    Во-вторых, улучшаются потребительские качества схем логики — быстродействие, потребляемая мощность, нагрузочная способность, что позволяет использовать их в простых применениях вместо микроконтроллеров, сокращая путь от идеи до ее воплощения за счет отсутствия необходимости разработки дорогого программного обеспечения.

Серия\Параметр	U пит., В	t зад.распр., нс	Iвых. мax, мА	Iпотр. мах, мА
74 (54)/К155 (133)	4,75 — 5,25	22/15	-0,4/16	8/22
74S (54S)/К531 (530)	4,75 — 5,25	4,5/5	-1/20	16/36
74LS (54LS)/К555 (533)	4,75 — 5,25	15/15	-0,4/8	1,6/4,4
74F (54F)/КР1531	4,5 — 5,5	6/5,3	-1/20	2,8/10,2
74AS (54AS)/К1530	4,5 — 5,5	4,5/4	-2/20	3,2/17,4
74ALS/КР1533	4,5 — 5,5	11/8	-0,4/ 8	0,85/3

Краткий перечень предлагаемых ТТЛ микросхем стандартной логики первого поколения

Функциональное назначение	Импортный аналог	155 (133), 74	К531	555 (533), 74LS	KP1531	1533, 74ALS
АГ1	121	·
АГ3	123	·		·		·
АГ4	221			·
АП3	240		·	·	·	·
АП2	216		·
АП4	241		·	·	·	·
АП5	244			·		·
АП6	245			·		·
АП9	640					·
АП10	646			·
ВА1	226		·
ВГ1	482		·
ВЖ1	630			·
ГГ1	124		·
ИВ1	148	·		·
ИВ2	348			·
ИД1	141	·
ИД3	154	·		·		·
ИД4	155	·		·		·
ИД5	156			·
ИД6	42			·
ИД7	138		·	·		·
ИД10	145	·		·
ИД11		·
ИД13		·
ИД14	139		·		·	·
ИД18	247			·
ИД19	238			·
ИД22	537				·
ИЕ1		·
ИЕ2	90	·		·		·
ИЕ4	92	·
ИЕ5	93	·		·		·
ИЕ6	192	·		·		·
ИЕ7	193	·		·		·
ИЕ8	97	·
ИЕ9	160	·		·		·
ИЕ10	161			·		·
ИЕ11	162		·			·
ИЕ13	191			·
ИЕ14	196	·	·	·
ИЕ15	197		·	·
ИЕ16			·
ИЕ17	169		·	·
ИЕ18	163		·	·		·
ИЕ19	393			·		·
ИЕ20				·
ИК1			·
ИК2	381		·
ИМ1	80	·
ИМ2	82	·
ИМ3	83	·
ИМ5	183			·
ИМ6	283			·
ИМ7	385			·
ИП2	180	·
ИП3	181	·	·	·		·
ИП4	182	·	·	·	·	·
ИП5	280		·	·		·
ИП6	242			·		·
ИП7	243			·		·
ИП8	261			·
ИР1	95	·
ИР8	164			·		·
ИР9	165			·		·
ИР10	166			·		·
ИР11	194		·
ИР12	195		·
ИР13	198	·
ИР15	173	·		·		·
ИР16	295			·		·
ИР17		·
ИР18			·
ИР21			·
ИР22	373		·	·		·
ИР23	374		·	·		·
ИР24	299		·			·
ИР25	395			·
ИР26	670			·		·
ИР27	377			·		·
ИР28	322			·
ИР29	323					·
ИР30	259			·		·
ИР31						·
ИР32	170	·		·		·
ИР35	273			·		·
ИР37	574					·
ИР38	874					·
ИР40	533				·
ИР42					·
КП1	150	·
КП2	153	·	·	·		·
КП5	152	·
КП7	151	·	·	·		·
КП11	257		·	·	·	·
КП12	253		·	·		·

Функциональное назначение	Импортный аналог	155 (133), 74	К531	555 (533), 74LS	KP1531	1533, 74ALS
КП13	298			·		·
КП14	258		·	·		·
КП15	251		·	·		·
КП16	157			·		·
КП18	158				·	·
ЛА1	20	·	·	·	·	·
ЛА2	30	·	·	·		·
ЛА3	0	·	·	·	·	·
ЛА4	10	·	·	·	·	·
ЛА6	40	·		·
ЛА7	22	·	·	·		·
ЛА8	1	·				·
ЛА9	3		·	·		·
ЛА10	12	·		·		·
ЛА11	26	·		·
ЛА12	37	·		·		·
ЛА13	38	·	·	·
ЛА17			·
ЛА18	452	·
ЛА19	134		·
ЛД1	60	·
ЛД3		·
ЛЕ1	2	·	·	·		·
ЛЕ2	23	·
ЛЕ3	25	·
ЛЕ4	27	·		·		·
ЛЕ5	28	·
ЛЕ6	128	·
ЛЕ7	260		·
ЛЕ10	1002					·
ЛИ1	8	·	·	·	·	·
ЛИ2	9			·		·
ЛИ3	11		·	·	·	·
ЛИ4	15			·		·
ЛИ5	451	·
ЛИ6	21			·		·
ЛИ8	1008					·
ЛИ10	1011					·
ЛЛ1	32	·	·	·		·
ЛЛ2	453	·
ЛН1	4	·	·	·	·	·
ЛН2	5	·	·	·		·
ЛН3	6	·
ЛН5	16	·
ЛН6	366	·
ЛП3				·		·
ЛП5	86	·	·	·		·
ЛП7	450	·
ЛП8	125	·		·		·
ЛП9	7	·
ЛП10	365	·
ЛП11	367	·
ЛП12	136			·		·
ЛР1	50	·
ЛР3	53	·
ЛР4	55	·		·		·
ЛР9	64		·
ЛР10	64		·
ЛР11	51		·	·		·
ЛР13	54			·		·
ПП4	49	·
ПР1	4094
ПР6	184	·
ПР7	185	·
ПЦ1	292			·
РЕ3		·
РЕ4				·
РЕ21		·
РЕ22		·
РЕ23		·
РЕ24		·
РП3	172	·
РУ1	81	·
РУ2	89
РУ5		·
РУ7		·
РУ8	189		·
РУ9	289		·
СП1	85		·	·		·
ТВ1	72	·
ТВ6	107			·		·
ТВ9	112		·	·	·	·
ТВ10	113		·			·
ТВ11	114		·			·
ТВ15	109	·				·
ТЛ1	13	·
ТЛ2	14	·		·		·
ТЛ3	132	·	·
ТМ2	74	·	·	·	·	·
ТМ5	77	·
ТМ7	75	·		·
ТМ8	175	·	·	·		·
ТМ9	174		·	·		·
ТР2	279			·		·
ХЛ1		·	·

· — присутствуют в серии

НЕ ИМЕЮЩИЕ ОТЕЧЕСТВЕННЫХ АНАЛОГОВ

Модель	Краткое описание
73	Триггер JK х 2 с очисткой
137	Дешифратор двоичный 3->8 с защелкой
133	И-НЕ 1 х 13
521	Компаратор 8-бит
590	Счетчик двоичный 8-бит
595	Регистр сдвиговый 8 бит параллельный вход, последовательный выход с защелкой
652	Шинный формирователь, инвертирующий двунаправленный 8-бит + регистр хранения
688	Компаратор 8-бит
4060	Счетчик универсальный 14-бит
4538	Одновибратор х 2

1 188

Микросхемы семейства 7400

НОМЕР	ОПИСАНИЕ
7400	4е элемента 2НЕ-И
741G00	1 элемент 2НЕ-И
7401	4е элемента 2НЕ-И с открытыми коллекторами на выходах
741G01	1 элемент 2НЕ-И с открытым стоком на выходе
7402	4е элемента 2НЕ-ИЛИ
741G02	1 элемент 2НЕ-ИЛИ
7403	4е элемента 2НЕ-И с открытыми коллекторами на выходах
741G03	1 элемент 2НЕ-И с открытым стоком на выходе
7404	6 эелементов НЕ
741G04	1 элемент НЕ
7405	6 эелементов НЕ с открытыми коллекторами на выходах
741G05	1 элемент НЕ с открытым стоком на выходе
7406	6 элементов НЕ буффер/драйвер с 30 v открытыми коллекторами на выходах
741G06	1 элемент inverting с буффером/driver с открытым стоком на выходе
7407	6 элементов буффер/драйвер с 30 v открытыми коллекторами на выходах
741G07	1 элемент буффер/драйвер с открытым стоком на выходе
7408	4е элемента 2И
741G08	1 элемент 2И
7409	4е элемента 2И с открытыми коллекторами на выходах
741G09	1 элемент 2И с открытым стоком на выходе
7410	3 элемента 3НЕ-И
7411	3 элемента 3И
7412	3 элемента 3НЕ-И с открытыми коллекторами на выходах
7413	2 триггера Шмитта и 4НЕ-И
7414	6 триггеров Шмитта с выходами НЕ
741G14	1 триггер Шмитта с выходом НЕ
7415	3 элемента 3И с открытыми коллекторами на выходах
7416	6 элементов НЕ буффер/драйвер с 15 v открытыми коллекторами на выходах
7417	6 элементов буффер/драйвер с 15 v открытыми коллекторами на выходах
741G17	1 триггер Шмитта
7418	2 элемента 4НЕ-И с триггерами Шмитта на входах
7419	6 элементов НЕ с триггерами Шмитта
7420	2 элемента 4НЕ-И
7421	2 элемента 4И
7422	2 элемента 4НЕ-И с открытыми коллекторами на выходах
7423	Расширяемые 2 элемента 4НЕ-ИЛИ со стробирующим входом
7424	4е элемента 2НЕ-И с триггерами Шмитта на входе.
7425	2 элемента 4НЕ-ИЛИ со стробирующим входом
7426	4е элемента 2НЕ-И with 15 v открытыми коллекторами на выходах
7427	3 элемента 3НЕ-ИЛИ
741G27	1 элемент 3НЕ-ИЛИ
7428	4е элемента 2НЕ-ИЛИ с буффером
7430	8НЕ-И
7431	6 элементов задержки
7432	4е элемента 2ИЛИ
741G32	1 элемент 2ИЛИ
7433	4е элемента 2НЕ-ИЛИ с буффером с открытыми коллекторами на выходах
7436	4е элемента 2НЕ-ИЛИ (с другими выводами, чем 7402)
7437	4е элемента 2НЕ-И с буффером
7438	4е элемента 2НЕ-И с буффером с открытыми коллекторами на выходах
7439	4е элемента 2НЕ-И с буффером
7440	2 элемента 4НЕ-И с буффером
7441	Двоично-десятичный в десятичный конвертор/драйвер для люминисцентных индикаторов
7442	Двоично-десятичный в десятичный конвертор
7443	excess-3 to decimal decoder
7444	excess-3-Gray code to decimal decoder
7445	Двоично-десятичный в десятичный конвертор/драйвер
7446	Двоично-десятичный декодер в 7-ми сегментный код/с драйвером 30 v открытыми коллекторами на выходах
7447	Двоично-десятичный декодер в 7-ми сегментный код/с драйвером 15 v открытыми коллекторами на выходах
7448	Двоично-десятичный декодер в 7-ми сегментный код/с драйвером с подтягивающими резисторами внутри
7449	Двоично-десятичный декодер в 7-ми сегментный код/driver с открытыми коллекторами на выходах
7450	2 элемента 2-расширенных 2И-ИЛИ-НЕ (один расширяемый)
7451	2 элемента 2-расширенных 2И-ИЛИ-НЕ
7452	Расширяемые 4-расширенных 2И-ИЛИ
7453	Расширяемые 4-расширенных 2И-ИЛИ-НЕ
7454	4-расширенных 2И-ИЛИ-НЕ
7455	2-расширенных 4И-ИЛИ-НЕ (74H версия расширяемая)
7456	Делитель частоты 50 к 1
7457	Делитель частоты 60 к 1
7458	2И-ИЛИ & 3И-ИЛИ
7459	2И-ИЛИ-НЕ & 3И-ИЛИ-НЕ
7460	2 элемента 4х входной расширитель
7461	3 элемента 3х входной расширитель
7462	3-2-2-3-И-ИЛИ расширитель
7463	6 элементов детекторов тока
7464	4-2-3-2И-ИЛИ-НЕ
7465	4-2-3-2И-ИЛИ-НЕ с выходами с открытыми коллекторами
7468	2 элемента 4х разрядный десятичный счетчик
7469	2 элемента 4х разрядный двоичный счетчик
7470	AND-gated positive edge triggered J-K flip-flop with preset and clear
74H71	AND-or-gated J-K master-slave flip-flop with preset
74L71	AND-gated R-S master-slave flip-flop with preset and clear
7472	AND gated J-K master-slave flip-flop with preset and clear
7473	2 элемента J-K flip-flop with clear
7474	2 элемента D positive edge triggered flip-flop with preset and clear
7475	4-bit bistable latch
7476	2 элемента J-K flip-flop with preset and clear
7477	4-bit bistable latch
74H78	2 элемента positive pulse triggered J-K flip-flop with preset, common clock, and common clear (different pinout than 74L78 / 74Ls78)
74L78	2 элемента positive pulse triggered J-K flip-flop with preset, common clock, and common clear
74Ls78	2 элемента negative edge triggered J-K flip-flop with preset, common clock, and common clear
7479	2 элемента D flip-flop
741G79	1 элемент D-type flip-flop positive edge trigger non-inverting output
7480	gated full adder
741G80	1 элемент D-type flip-flop positive edge trigger inverting output
7481	1 элемент 6-bit random access memory
7482	2-bit binary full adder
7483	4-bit binary full adder
7484	1 элемент6-bit random access memory
7485	4-bit magnitude comparator
7486	4е элемента 2-input XOR gate
741G86	1 элемент 2 input exclusive-OR gate
7487	4-bit true/complement/zero/one element
7488	256-bit read-only memory
7489	64-bit random access memory
7490	decade counter (separate divide-by-2 and divide-by-5 sections)
7491	8-bit shift register, serial In, serial out, gated input
7492	divide-by-12 counter (separate divide-by-2 and divide-by-6 sections)
7493	4-bit binary counter (separate divide-by-2 and divide-by-8 sections)
7494	4-bit shift register, 2 элемента asynchronous presets
7495	4-bit shift register, parallel In, parallel out, serial input
7496	5-bit parallel-In/parallel-out shift register, asynchronous preset
7497	synchronous 6-bit binary rate multiplier
741G97	configurable multiple-function gate
7498	4-bit data selector/storage register
7499	4-bit bidirectional universal shift register
74100	2 элемента 4-bit bistable latch
74101	AND-or-gated J-K negative-edge-triggered flip-flop with preset
74102	AND-gated J-K negative-edge-triggered flip-flop with preset and clear
74103	2 элемента J-K negative-edge-triggered flip-flop with clear
74104	J-K master-slave flip-flop
74105	J-K master-slave flip-flop
74106	2 элемента J-K negative-edge-triggered flip-flop with preset and clear
74107	2 элемента J-K flip-flop with clear
74107a	2 элемента J-K negative-edge-triggered flip-flop with clear
74108	2 элемента J-K negative-edge-triggered flip-flop with preset, common clear, and common clock
74109	2 элемента J-Not-K positive-edge-triggered flip-flop with clear and preset
74110	AND-gated J-K master-slave flip-flop with data lockout
74111	2 элемента J-K master-slave flip-flop with data lockout
74112	2 элемента J-K negative-edge-triggered flip-flop with clear and preset
74113	2 элемента J-K negative-edge-triggered flip-flop with preset
74114	2 элемента J-K negative-edge-triggered flip-flop with preset, common clock and clear
74116	2 элемента 4-bit latch with clear
74118	6 элементов set/reset latch
74119	6 элементов set/reset latch
74120	2 элемента pulse synchronizer/drivers
74121	monostable multivibrator
74122	retriggerable monostable multivibrator with clear
74123	2 элемента retriggerable monostable multivibrator with clear
741G123	1 элемент retriggerable monostable multivibrator with clear
74124	2 элемента voltage-controlled oscillator
74125	4е элемента bus с буффером with three-state outputs, negative enable
741G125	с буффером/Line driver, three-state output with active low output enable
74126	4е элемента bus с буффером with three-state outputs, positive enable
74128	4е элемента 2НЕ-ИЛИ Line driver
741G126	с буффером/line driver, three-state output with active high output enable
74130	4е элемента 2И с буффером with 30 v открытыми коллекторами на выходах
74131	4е элемента 2И с буффером with 15 v открытыми коллекторами на выходах
74132	4е элемента 2НЕ-И schmitt trigger
74133	1 элемент3НЕ-И
74134	1 элемент2НЕ-И with three-state output
74135	4е элемента exclusive-or/NOR gate
74136	4е элемента 2-input XOR gate с открытыми коллекторами на выходах
74137	3 to 8-line decoder/demultiplexer with address latch
74138	3 to 8-line decoder/demultiplexer
74139	2 элемента 2 to 4-line decoder/demultiplexer
74140	2 элемента 4НЕ-И line driver
74141	Двоично-десятичный в десятичный конвертор/driver for cold-cathode indicator/Nixie tube
74142	decade counter/latch/decoder/driver for Nixie tubes
74143	decade counter/latch/decoder/7-segment driver, 15 ma constant current
74144	decade counter/latch/decoder/7-segment driver, 15 v открытыми коллекторами на выходах
74145	Двоично-десятичный в десятичный конвертор/driver
74147	1 элемент0-line to 4-line priority encoder
74148	8-line to 3-line priority encoder
74150	1 элемент6-line to 1-line data selector/multiplexer
74151	8-line to 1-line data selector/multiplexer
74152	8-line to 1-line data selector/multiplexer
74153	2 элемента 4-line to 1-line data selector/multiplexer
74154	4-line to 16-line decoder/demultiplexer
74155	2 элемента 2-line to 4-line decoder/demultiplexer
74156	2 элемента 2-line to 4-line decoder/demultiplexer с открытыми коллекторами на выходах
74157	4е элемента 2-line to 1-line data selector/multiplexer, noninverting
74158	4е элемента 2-line to 1-line data selector/multiplexer, inverting
74159	4-line to 16-line decoder/demultiplexer с открытыми коллекторами на выходах
74160	synchronous 4-bit decade counter with asynchronous clear
74161	synchronous 4-bit binary counter with asynchronous clear
74162	synchronous 4-bit decade counter with synchronous clear
74163	synchronous 4-bit binary counter with synchronous clear
74164	8-bit parallel-out serial shift register with asynchronous clear
74165	8-bit serial shift register, parallel Load, complementary outputs
74166	parallel-Load 8-bit shift register
74167	synchronous decade rate multiplier
74168	synchronous 4-bit up/down decade counter
74169	synchronous 4-bit up/down binary counter
74170	4 by 4 register file с открытыми коллекторами на выходах
74172	1 элемент6-bit multiple port register file with three-state outputs
74173	4е элемента d flip-flop with three-state outputs
74174	6 элементов d flip-flop with common clear
74175	4е элемента d edge-triggered flip-flop with complementary outputs and asynchronous clear
74176	presettable decade (bi-quinary) counter/latch
74177	presettable binary counter/latch
74178	4-bit parallel-access shift register
74179	4-bit parallel-access shift register with asynchronous clear and complementary Qd outputs
74180	9-bit odd/even parity bit generator and checker
74181	4-bit arithmetic logic unit and function generator
74182	lookahead carry generator
74183	2 элемента carry-save full adder
74184	BCD to binary converter
74185	binary to BCD converter
74186	512-bit (64×8) read-only memory с открытыми коллекторами на выходах
74187	1 элемент024-bit (256×4) read only memory с открытыми коллекторами на выходах
74188	256-bit (32×8) programmable read-only memory с открытыми коллекторами на выходах
74189	64-bit (16×4) ram with inverting three-state outputs
74190	synchronous up/down decade counter
74191	synchronous up/down binary counter
74192	synchronous up/down decade counter with clear
74193	synchronous up/down binary counter with clear
74194	4-bit bidirectional universal shift register
74195	4-bit parallel-access shift register
74196	presettable decade counter/latch
74197	presettable binary counter/latch
74198	8-bit bidirectional universal shift register
74199	8-bit bidirectional universal shift register with J-Not-K serial inputs
74200	256-bit ram with three-state outputs
74201	256-bit (256×1) ram with three-state outputs
74206	256-bit ram с открытыми коллекторами на выходах
74209	1 элемент024-bit (1024×1) ram with three-state output
74210	octal с буффером
74219	64-bit (16×4) ram with noninverting three-state outputs
74221	2 элемента monostable multivibrator with schmitt trigger input
74222	1 элемент6 by 4 synchronous FIFO memory with three-state outputs
74224	1 элемент6 by 4 synchronous FIFO memory with three-state outputs
74225	asynchronous 16×5 FIFO memory
74226	4-bit parallel latched bus transceiver with three-state outputs
74230	octal буффер/драйвер с three-state outputs
74232	4е элемента NOR Schmitt trigger
74237	1 элемент-of-8 decoder/demultiplexer with address latch, active high outputs
74238	1 элемент-of-8 decoder/demultiplexer, active high outputs
74239	2 элемента 2-of-4 decoder/demultiplexer, active high outputs
74240	octal с буффером with Inverted three-state outputs
74241	octal с буффером with noninverted three-state outputs
74242	4е элемента bus transceiver with Inverted three-state outputs
74243	4е элемента bus transceiver with noninverted three-state outputs
74244	octal с буффером with noninverted three-state outputs
74245	octal bus transceiver with noninverted three-state outputs
74246	Двоично-десятичный декодер в 7-ми сегментный код/с драйвером 30 v открытыми коллекторами на выходах
74247	Двоично-десятичный декодер в 7-ми сегментный код/с драйвером 15 v открытыми коллекторами на выходах
74248	Двоично-десятичный декодер в 7-ми сегментный код/с драйвером Internal Pull-up outputs
74249	Двоично-десятичный декодер в 7-ми сегментный код/driver с открытыми коллекторами на выходах
74251	8-line to 1-line data selector/multiplexer with complementary three-state outputs
74253	2 элемента 4-line to 1-line data selector/multiplexer with three-state outputs
74255	2 элемента 4-bit addressable latch
74256	2 элемента 4-bit addressable latch
74257	4е элемента 2-line to 1-line data selector/multiplexer with noninverted three-state outputs
74258	4е элемента 2-line to 1-line data selector/mulitplexer with Inverted three-state outputs
74259	8-bit addressable latch
74260	2 элемента 5-input NOR gate
74261	2-bit by 4-bit parallel binary multiplier
74265	4е элемента complementary output elements
74266	4е элемента 2-input XNOR gate with open collectoroutputs
74270	2048-bit (512×4) read only memory с открытыми коллекторами на выходах
74271	2048-bit (256×8) read only memory с открытыми коллекторами на выходах
74273	8-bit register with reset
74274	4-bit by 4-bit binary multiplier
74275	7-bit slice Wallace tree
74276	4е элемента J-Not-K edge-triggered Flip-Flops with separate clocks, common preset and clear
74278	4-bit cascadeable priority registers with latched data inputs
74279	4е элемента set-reset latch
74280	9-bit odd/even Parity bit Generator/checker
74281	4-bit parallel binary accumulator
74283	4-bit binary Full adder
74284	4-bit by 4-bit parallel binary multiplier (low order 4 bits of product)
74285	4-bit by 4-bit parallel binary multiplier (high order 4 bits of product)
74287	1 элемент024-bit (256×4) programmable read-only memory with three-state outputs
74288	256-bit (32×8) programmable read-only memory with three-state outputs
74289	64-bit (16×4) RAM с открытыми коллекторами на выходах
74290	decade counter (separate divide-by-2 and divide-by-5 sections)
74291	4-bit universal shift register, binary up/down counter, synchronous
74292	programmable frequency divider/digital timer
74293	4-bit binary counter (separate divide-by-2 and divide-by-8 sections)
74294	programmable frequency divider/digital timer
74295	4-bit bidirectional register with three-state outputs
74297	digital phase-locked-loop filter
74298	4е элемента 2-input multiplexer with storage
74299	8-bit bidirectional universal shift/storage register with three-state outputs
74301	256-bit (256×1) random access memory с выходами с открытыми коллекторами
74309	1 элемент024-bit (1024×1) random access memory с выходами с открытыми коллекторами
74310	octal с буффером с триггерами Шмитта на входах
74314	1 элемент024-bit random access memory
74320	crystal controlled oscillator
74322	8-bit shift register with sign extend, three-state outputs
74323	8-bit bidirectional universal shift/storage register with three-state outputs
74324	voltage controlled oscillator (or crystal controlled)
74340	octal с буффером с триггерами Шмитта на входах and three-state inverted outputs
74341	octal с буффером с триггерами Шмитта на входах and three-state noninverted outputs
74344	octal с буффером с триггерами Шмитта на входах and three-state noninverted outputs
74348	8 to 3-line priority encoder with three-state outputs
74350	4-bit shifter with three-state outputs
74351	2 элемента 8-line to 1-line data selectors/multiplexers with three-state outputs and 4 common data inputs
74352	2 элемента 4-line to 1-line data selectors/multiplexers with inverting outputs
74353	2 элемента 4-line to 1-line data selectors/multiplexers with inverting three-state outputs
74354	8 to 1-line data selector/multiplexer with transparent latch, three-state outputs
74356	8 to 1-line data selector/multiplexer with edge-triggered register, three-state outputs
74361	bubble memory function timing generator
74362	four-phase clock generator/driver
74365	6 элементов с буффером with noninverted three-state outputs
74366	6 элементов с буффером with Inverted three-state outputs
74367	6 элементов с буффером with noninverted three-state outputs
74368	6 элементов с буффером with Inverted three-state outputs
74370	2048-bit (512×4) read-only memory with three-state outputs
74371	2048-bit (256×8) read-only memory with three-state outputs
74373	octal transparent latch with three-state outputs
741G373	1 элемент transparent latch with three-state output
74374	octal register with three-state outputs
741G374	1 элемент d-type flip-flop with three-state output
74375	4е элемента bistable latch
74376	4е элемента J-Not-K flip-flop with common clock and common clear
74377	8-bit register with clock enable
74378	6-bit register with clock enable
74379	4-bit register with clock enable and complementary outputs
74380	8-bit multifunction register
74381	4-bit arithmetic logic unit/function generator with generate and propagate outputs
74382	4-bit arithmetic logic unit/function generator with ripple carry and overflow outputs
74385	4е элемента 4-bit adder/subtractor
74386	4е элемента 2-input XOR gate
74387	1 элемент024-bit (256×4) programmable read-only memory с открытыми коллекторами на выходах
74388	4-bit register with standard and three-state outputs
74390	2 элемента 4-bit decade counter
74393	2 элемента 4-bit binary counter
74395	4-bit universal shift register with three-state outputs
74398	4е элемента 2-input mulitplexers with storage and complementary outputs
74399	4е элемента 2-input mulitplexer with storage
74405	1 элемент to 8 decoder, equivalent to Intel 8205, only found as UCY74S405 so might be non-TI number
74408	8-bit parity tree
74412	multi-mode с буфферомed 8-bit latches with three-state outputs and clear
74423	2 элемента retriggerable monostable multivibrator
74424	two-phase clock generator/driver
74425	4е элемента gates with three-state outputs and active low enables
74426	4е элемента gates with three-state outputs and active high enables
74428	system controller for 8080a
74438	system controller for 8080a
74440	4е элемента tridirectional bus transceiver with noninverted открытыми коллекторами на выходах
74441	4е элемента tridirectional bus transceiver with Inverted открытыми коллекторами на выходах
74442	4е элемента tridirectional bus transceiver with noninverted three-state outputs
74443	4е элемента tridirectional bus transceiver with Inverted three-state outputs
74444	4е элемента tridirectional bus transceiver with Inverted and noninverted three-state outputs
74448	4е элемента tridirectional bus transceiver with Inverted and noninverted открытыми коллекторами на выходах
74450	1 элемент6-to-1 multiplexer with complementary outputs
74451	2 элемента 8-to-1 multiplexer
74452	2 элемента decade counter, synchronous
74453	2 элемента binary counter, synchronous
74453	4е элемента 4-to-1 multiplexer
74454	2 элемента decade up/down counter, synchronous, preset input
74455	2 элемента binary up/down counter, synchronous, preset input
74456	NBCD (Natural binary coded decimal) adder
74460	bus transfer switch
74461	8-bit presettable binary counter with three-state outputs
74462	fiber-optic link transmitter
74463	fiber-optic link receiver
74465	octal с буффером with three-state outputs
74468	2 элемента mos-to-ttL level converter
74470	2048-bit (256×8) programmable read-only memory с открытыми коллекторами на выходах
74471	2048-bit (256×8) programmable read-only memory with three-state outputs
74472	programmable read-only memory с открытыми коллекторами на выходах
74473	programmable read-only memory with three-state outputs
74474	programmable read-only memory с открытыми коллекторами на выходах
74475	programmable read-only memory with three-state outputs
74481	4-bit slice processor elements
74482	4-bit slice expandable control elements
74484	BCD-to-binary converter
74485	binary-to-BCD converter
74490	2 элемента decade counter
74491	1 элемент0-bit binary up/down counter with limited preset and three-state outputs
74498	8-bit bidirectional shift register with parallel inputs and three-state outputs
74508	8-bit multiplier/divider
74520	8-bit comparator
74521	8-bit comparator
74526	fuse programmable identity comparator, 16 bit
74527	fuse programmable identity comparator, 8 bit + 4 bit conventional Identity comparator
74528	fuse programmable Identity comparator, 12 bit
74531	octal transparent latch with 32 ma three-state outputs
74532	octal register with 32 ma three-state outputs
74533	octal transparent latch with inverting three-state Logic outputs
74534	octal register with inverting three-state outputs
74535	octal transparent latch with inverting three-state outputs
74536	octal register with inverting 32 ma three-state outputs
74537	Двоично-десятичный в десятичный конвертор with three-state outputs
74538	1 элемент of 8 decoder with three-state outputs
74539	2 элемента 1 of 4 decoder with three-state outputs
74540	inverting octal с буффером with three-state outputs
74541	non-inverting octal с буффером with three-state outputs
74544	non-inverting octal registered transceiver with three-state outputs
74558	8-bit by 8-bit multiplier with three-state outputs
74560	4-bit decade counter with three-state outputs
74561	4-bit binary counter with three-state outputs
74563	8-bit d-type transparent latch with inverting three-state outputs
74564	8-bit d-type edge-triggered register with inverting three-state outputs
74568	decade up/down counter with three-state outputs
74569	binary up/down counter with three-state outputs
74573	octal D-type transparent latchwith three-state outputs
74574	octal D-type edge-triggered flip-flop with three-state outputs
74575	octal D-type flip-flop with synchronous clear, three-state outputs
74576	octal D-type flip-flop with inverting three-state outputs
74577	octal D-type flip-flop with synchronous clear, inverting three-state outputs
74580	octal transceiver/latch with inverting three-state outputs
74589	8-bit shift register with input latch, three-state outputs
74590	8-bit binary counter with output registers and three-state outputs
74592	8-bit binary counter with input registers
74593	8-bit binary counter with input registers and three-state outputs
74594	serial-in shift register with output registers
74595	serial-in shift register with output latches
74596	serial-in shift register with output registers and открытыми коллекторами на выходах
74597	serial-out shift register with input latches
74598	shift register with input latches
74600	dynamic memory refresh controller, transparent and burst modes, for 4K or 16K drams
74601	dynamic memory refresh controller, transparent and burst modes, for 64K drams
74602	dynamic memory refresh controller, cycle steal and burst modes, for 4K or 16K drams
74603	dynamic memory refresh controller, cycle steal and burst modes, for 64K drams
74604	octal 2-input multiplexer with latch, high-speed, with three-state outputs
74605	latch, high-speed, с открытыми коллекторами на выходах
74606	octal 2-input mulitplexer with latch, glitch-free, with three-state outputs
74607	octal 2-input mulitplexer with latch, glitch-free, с открытыми коллекторами на выходах
74608	memory cycle controller
74610	memory mapper, latched, three-state outputs
74611	memory mapper, latched, открытыми коллекторами на выходах
74612	memory mapper, three-state outputs
74613	memory mapper, открытыми коллекторами на выходах
74620	octal bus transceiver, inverting, three-state outputs
74621	octal bus transceiver, noninverting, открытыми коллекторами на выходах
74622	octal bus transceiver, inverting, открытыми коллекторами на выходах
74623	octal bus transceiver, noninverting, three-state outputs
74624	voltage-controlled oscillator with enable control, range control, two-phase outputs
74625	2 элемента voltage-controlled oscillator with two-phase outputs
74626	2 элемента voltage-controlled oscillator with enable control, two-phase outputs
74627	2 элемента voltage-controlled oscillator
74628	voltage-controlled oscillator with enable control, range control, external temperature compensation, and two-phase outputs
74629	2 элемента voltage-controlled oscillator with enable control, range control
74630	1 элемент6-bit error detection and correction (EDAC) with three-state outputs
74631	1 элемент6-bit error detection and correction с открытыми коллекторами на выходах
74632	32-bit error detection and correction
74638	octal bus transceiver with inverting three-state outputs
74639	octal bus transceiver with noninverting three-state outputs
74640	octal bus transceiver with inverting three-state outputs
74641	octal bus transceiver with noninverting открытыми коллекторами на выходах
74642	octal bus transceiver with inverting открытыми коллекторами на выходах
74643	octal bus transceiver with mix of inverting and noninverting three-state outputs
74644	octal bus transceiver with mix of inverting and noninverting открытыми коллекторами на выходах
74645	octal bus transceiver
74646	octal bus transceiver/latch/multiplexer with noninverting three-state outputs
74647	octal bus transceiver/latch/multiplexer with noninverting открытыми коллекторами на выходах
74648	octal bus transceiver/latch/multiplexer with inverting three-state outputs
74649	octal bus transceiver/latch/multiplexer with inverting открытыми коллекторами на выходах
74651	octal bus transceiver/register with inverting three-state outputs
74652	octal bus transceiver/register with noninverting three-state outputs
74653	octal bus transceiver/register with inverting three-state and открытыми коллекторами на выходах
74654	octal bus transceiver/register with noninverting three-state and открытыми коллекторами на выходах
74658	octal bus transceiver with Parity, inverting
74659	octal bus transceiver with Parity, noninverting
74664	octal bus transceiver with Parity, inverting
74665	octal bus transceiver with Parity, noninverting
74668	synchronous 4-bit decade Up/down counter
74669	synchronous 4-bit binary Up/down counter
74670	4 by 4 register File with three-state outputs
74671	4-bit bidirectional shift register/latch /multiplexer with three-state outputs
74672	4-bit bidirectional shift register/latch/multiplexer with three-state outputs
74673	1 элемент6-bit serial-in serial-out shift register with output storage registers, three-state outputs
74674	1 элемент6-bit parallel-in serial-out shift register with three-state outputs
74677	1 элемент6-bit address comparator with enable
74678	1 элемент6-bit address comparator with latch
74679	1 элемент2-bit address comparator with latch
74680	1 элемент2-bit address comparator with enable
74681	4-bit parallel binary accumulator
74682	8-bit magnitude comparator
74683	8-bit magnitude comparator с открытыми коллекторами на выходах
74684	8-bit magnitude comparator
74685	8-bit magnitude comparator с открытыми коллекторами на выходах
74686	8-bit magnitude comparator with enable
74687	8-bit magnitude comparator with enable
74688	8-bit equality comparator
74689	8-bit magnitude comparator с открытыми коллекторами на выходах
74690	three state outputs
74691	4-bit binary counter/latch/multiplexer with asynchronous reset, three-state outputs
74692	4-bit decimal counter/latch/multiplexer with synchronous reset, three-state outputs
74693	4-bit binary counter/latch/multiplexer with synchronous reset, three-state outputs
74694	4-bit decimal counter/latch/multiplexer with synchronous and asynchronous resets, three-state outputs
74695	4-bit binary counter/latch/multiplexer with synchronous and asynchronous resets, three-state outputs
74696	4-bit decimal counter/register/multiplexer with asynchronous reset, three-state outputs
74697	4-bit binary counter/register/multiplexer with asynchronous reset, three-state outputs
74698	4-bit decimal counter/register/multiplexer with synchronous reset, three-state outputs
74699	4-bit binary counter/register/multiplexer with synchronous reset, three-state outputs
74716	programmable decade counter
74718	programmable binary counter
74724	voltage controlled multivibrator
74740	octal с буффером/Line driver, inverting, three-state outputs
74741	octal с буффером/Line driver, noninverting, three-state outputs, mixed enable polarity
74744	octal с буффером/Line driver, noninverting, three-state outputs
74748	8 to 3-line priority encoder
74779	8-bit bidirectional binary counter (3-state)
74783	synchronous address mulitplexer
74790	error detection and correction (EDAC)
74794	8-bit register with readback
74795	octal с буффером with three-state outputs
74796	octal с буффером with three-state outputs
74797	octal с буффером with three-state outputs
74798	octal с буффером with three-state outputs
74804	6 элементов 2НЕ-И drivers
74805	6 элементов 2НЕ-ИЛИ drivers
74808	6 элементов 2-input AND drivers
74832	6 элементов 2-input OR drivers
74848	8 to 3-line priority encoder with three-state outputs
74873	octal transparent latch
74874	octal d-type flip-flop
74876	octal d-type flip-flop with inverting outputs
74878	2 элемента 4-bit d-type flip-flop with synchronous clear, noninverting three-state outputs
74879	2 элемента 4-bit d-type flip-flop with synchronous clear, inverting three-state outputs
74880	octal transparent latchwith inverting outputs
74881	arithmetic logic unit
74882	32-bit lookahead carry generator
74888	8-bit slice processor
74901	6 элементов inverting TTL с буффером
74902	6 элементов non-inverting TTL с буффером
74903	6 элементов inverting CMOS с буффером
74904	6 элементов non-inverting CMOS с буффером
74905	1 элемент2-Bit successive approximation register
74906	6 элементов open drain n-channel с буфферомs
74907	6 элементов open drain p-channel с буфферомs
74908	2 элемента CMOS 30V relay driver
74909	4е элемента voltage comparator
74910	256×1 CMOS static RAM
74911	4 digit expandable display controller
74912	6 digit BCD display controller and driver
74914	6 элементов schmitt trigger with extended input voltage
74915	seven segment to BCD decoder
74917	6 digit Hex display controller and driver
74918	2 элемента CMOS 30V relay driver
74920	256×4 CMOS static RAM
74921	256×4 CMOS static RAM
74922	1 элемент6-key encoder
74923	20-key encoder
74925	4-digit counter/display driver
74926	4-digit counter/display driver
74927	4-digit counter/display driver
74928	4-digit counter/display driver
74929	1 элемент024×1 CMOS static RAM
74930	1 элемент024×1 CMOS static RAM
74932	phase comparator
74933	address bus comparator
74934	=ADC0829 ADC, see corresponding NSC datasheet
74935	3.5-digit digital voltmeter (DVM) support chip for multiplexed 7-segment displays
74936	3.75-digit digital voltmeter (DVM) support chip for multiplexed 7-segment displays
74937	=ADC3511 ADC, see corresponding NSC datasheet
74938	=ADC3711 ADC, see corresponding NSC datasheet
74941	octal bus/line drivers/line receivers
74945	4 digit up/down counter with decoder and driver
74947	4 digit up/down counter with decoder and driver
74948	=ADC0816 ADC, see corresponding NSC datasheet
74949	=ADC0808 ADC, see corresponding NSC datasheet
74949	=ADC0808 ADC, see corresponding NSC datasheet
741005	6 элементов inverting с буффером with open-collector output
741035	6 элементов noninverting с буфферомs with open-collector outputs
742960	error detection and correction (EDAC)
742961	edac bus с буффером, inverting
742962	edac bus с буффером, noninverting
742968	dynamic memory controller
742969	memory timing controller for use with EDAC
742970	memory timing controller for use without EDAC
741G3208	1 элемент 3 input OR-AND Gate;
744002	2 элемента 4НЕ-ИЛИ
744015	2 элемента 4-bit shift registers
744017	5-stage ÷10 Johnson counter
744020	1 элемент4-stage binary counter
744024	7 stage ripple carry binary counter
744028	Двоично-десятичный в десятичный конвертор
744040	1 элемент2-stage binary ripple counter
744046	phase-locked loop and voltage-controlled oscillator
744049	6 элементов inverting с буффером
744050	6 элементов с буффером/converter (non-inverting)
744051	high-speed CMOS 8-channel analog mulitplexer/demultiplexer
744052	2 элемента 4-channel analog multiplexer/demultiplexers
744053	3 элемента 2-channel analog multiplexer/demultiplexers
744059	programmable divide-by-N counter
744060	1 элемент4-stage binary ripple counter with oscillator
744066	4е элемента bilateral switches
744067	1 элемент6-channel analog multiplexer/demultiplexer
744075	3 элемента 3-input OR gate
744078	8-input OR/NOR gate
744094	8-bit three-state shift register/latch
744316	4е элемента analog switch
744511	Двоично-десятичный декодер в 7-ми сегментный код
744520	2 элемента 4-bit synchronous binary counter
744538	2 элемента retriggerable precision monostable multivibrator
747007	6 элементов с буффером
747266	4е элемента 2-input XNOR gate
7429841	1 элемент0-bit bus-interface D-type latch with 3-state outputs
7440103	presettable 8-bit synchronous down counter
7440105	4-bit by 16-word FIFO register

Справочник «Цифровые Интегральные Микросхемы»

Справочник «Цифровые Интегральные Микросхемы» [ Содержание ]

---

2.2. Стандартные серии ТТЛ

Базовым логическим элементом серий является логический элемент И-НЕ. На рис. 2.3 приведены схемы трех первоначальных элементов И-НЕ ТТЛ. Все схемы содержат три основных каскада: входной на транзисторе VT1, реализующий логическую функцию И; фазоразделительный на транзисторе VT2 и двухтактный выходной каскад.

Рис 2.3.a. Принципиальная схема базового элемента серии К131

Принцип работы логического элемента серии К131 (рис. 2.3.а) следующий: при поступлении на любой из входов сигнала низкого уровня (0 – 0,4В), базо-эмиттерный переход многоэмиттерного транзистора VT1 смещается в прямом направлении (отпирается), и практически весь ток, протекающий через резистор R1, ответвляется на «землю», вследствие чего VT2 закрывается и работает в режиме отсечки. Ток, протекающий через резистор R2, насыщает базу транзистора VT3. Транзисторы VT3 и VT4 подключенные согласно схеме Дарлингтона, образуют составной транзистор, который представляет собой эмиттерный повторитель. Он выполняет функцию выходного каскада для усиления мощности сигнала. На выходе схемы образуется сигнал высокого логического уровня.

В случае, если на все входы подаётся сигнал высокого уровня, базо-эмиттерный переход многоэмиттерного транзистора VT1 находится в закрытом режиме. Ток, протекающий, через резистор R1 насыщает базу транзистора VT1, вследствие чего, отпирается транзистор VT5 и на выходе схемы устанавливается уровень логического нуля.

Поскольку в момент переключения транзисторы VT4 и VT5 открыты и через них протекает большой ток, в схему введён ограничительный резистор R5.

VT2, R2 и R3 образуют фазоразделительный каскад. Он необходим для поочередного включения выходных n-p-n транзисторов. Каскад имеет два выхода: коллекторный и эмиттерный, сигналы на которых противофазны.

Диоды VD1 — VD3 являются защитой от отрицательных импульсов.

Рис 2.3.б, в. Принципиальные схемы базовых элементов серий К155 и K134

В микросхемах серий К155 и К134 выходной каскад построен на повторителе не составном (только транзистор VT3) и насыщаемом транзисторе VT5 с введением диода сдвига уровня VD4 (рис. 2.3,б, в). Два последних каскада образуют сложный инвертор, реализующий логическую операцию НЕ. Если ввести два фазоразделительных каскада, то реализуется функция ИЛИ-НЕ.

На рис. 2.3, а показан базовый логический элемент серии К131 (зарубежный аналог — 74Н). Базовый элемент серии К155 (зарубежный аналог — 74) показан на рис. 2.3, б, а на рис. 2.3, в — элемент серии К134 (зарубежный аналог — 74L). Сейчас эти серии практически не развиваются.

Микросхемы ТТЛ первоначальной разработки стали активно заменяться на микросхемы ТТЛШ, имеющие во внутренней структуре переходы с барьером Шотки. В основе транзистора с переходом Шотки (транзистора Шотки) лежит известная схема ненасыщенного транзисторного ключа (рис. 2.4.а).

Рис 2.4. Пояснение принципа получения структуры с переходом Шотки:
a — ненасыщенный транзисторный ключ; б — транзистор с диодом Шотки; в — символ транзистора Шотки.

Чтобы транзистор не входил в насыщение, между коллектором и базой включают диод. Применение диода обратной связи для устранения насыщения транзистора впервые предложено Б. Н. Кононовым [2, 6] Однако в этом случае может увеличиться до 1 В. Идеальным диодом является диод с барьером Шотки. Он представляет собой контакт, образованный между металлом и слегка легированным n-полупроводником. В металле только часть электронов являются свободными (те, что находятся вне зоны валентности). В полупроводнике свободные электроны существуют на границе проводимости, созданной добавлением атомов примеси. При отсутствии напряжения смещения число электронов, пересекающих барьер с обеих сторон, одинаково, т. е. ток отсутствует. При прямом смещении электроны обладают энергией для пересечения потенциального барьера и прохождения в металл. С увеличением напряжения смещения ширина барьера уменьшается и прямой ток быстро возрастает.

При обратном смещении электронам в полупроводнике требуется больше энергии для преодоления потенциального барьера. Для электронов в металле потенциальный барьер не зависит от напряжения смещения, поэтому протекает небольшой обратный ток, который практически остается постоянным до наступления лавинного пробоя.

Ток в диодах Шотки определяется основными носителями поэтому он больше при одном и том же прямом смещении а, следовательно, прямое падение напряжения на диоде Шотки меньше, чем на обычном p-n переходе при данном токе. Таким образом, диод Шотки имеет пороговое напряжение открывания порядка (0,2-0,3) В в отличие от порогового напряжения обычного кремниевого диода 0,7 В и значительно снижает время жизни неосновных носителей в полупроводнике.

В схеме рис. 2.4, б транзистор VT1 удерживается от перехода в насыщение диодом Шатки с низким порогом открывания (0.2…0.3) В, поэтому напряжение повысится мало по сравнению с насыщенным транзистором VT1. На рис. 2.4, в показана схема с «транзистором Шотки». На основе транзисторов Шотки выпущены микросхемы двух основных серии ТТЛШ (рис. 2.5)

На рис. 2.5, а показана схема быстродействующего логического элемента, применяемого как основа микросхем серии К531 (зарубежный аналог — 74S), (S — начальная буква фамилии немецкого физика Шотки (Schottky)). В этом элементе в эмиттерную цепь фазоразделительного каскада, выполненного на транзисторе VT2, включен генератор тока — транзистор VT6 с резисторами R4 и R5. Это позволяет повысить быстродействие логического элемента. В остальном данный логический элемент аналогичен базовому элементу серии К131. Однако введение транзисторов Шотки позволило уменьшить tзд.р вдвое.

На рис. 2.5, б показана схема базового .логического элемента серии К555 (зарубежный аналог — 74LS) . В этой схеме вместо многоэмиттерного транзистора на входе использована матрица диодов Шотки. Введение диодов Шатки исключает накопление лишних базовых зарядов, увеличивающих время выключения транзистора, и обеспечивает стабильность времени переключения в диапазоне температур.

Резистор R6 верхнего плеча выходного каскада создает необходимое напряжение на базе транзистора VT3 для его открывания. Для уменьшения потребляемой мощности, когда логический элемент закрыт () , резистор R6 подключе не к общей шине, а к выходу элемента.

Диод VD7, включенный последовательно с R6 и параллельно резистору коллекторной нагрузки фазоразделительного каскада R2, позволяет уменьшить задержку включения схемы за счет использования части энергии, запасенной в емкости нагрузки, для увеличения тока коллектора транзистора VT1 в переходном режиме.

Транзистор VT3 реализуется без диодов Шoтки, т. к, он работает в активном режиме (эмиттерный повторитель).

В настоящее время микросхемы серии К555 в основном заменили серию К134, а в последующем должны полностью заменить и серию К155.

Перспективные серии ТТЛШ имеют несколько измененные схемы базовых логических элементов. На рис. 2.6 приведены возможные схемы входных каскадов логических элементов.

Рис. 2.6. Варианты входных каскадов перспективных элементов ТТЛШ

Диодный вариант 1 входной цепи (маломощные, К555) имеет большую входную емкость и сниженное пороговое напряжение включения.

Транзисторный вариант II, применяемый в элементах серии К531,имеет повышенное значение входного тока высокого уровня .

Для перспективных ТТЛШ используется вариант III входного каскада, где применен дополнительный усилитель тока (транзистор VT1). Поэтому в такой схеме значительно снижен входной ток низкого уровня , увеличено пороговое входное напряжение до 1,5 В и оно зафиксировано. В перспективных ИС применены новые интегральные транзисторы со структурой, названной «Изопланар-II». Такие структуры отличаются:

• оксидной (а не р-n переходами) изоляцией между сосед- ними транзисторами;
• оболочковыми областями р — n переходов собственно тран- зистора;
• граничная частота транзисторов «Изопланар-II» достигает 5 ГГц (у транзисторов обычной планарной структуры fгр ~= 1,6 ГГц).

Среди трех перспективных серий ТТЛШ логические элементы серии КР1531 (зарубежный аналог — 74F) считаются как бы компромиссными, поскольку два других выполняются в милливаттном и сверхскоростном вариантах.

Сравнительная характеристика основных параметров микросхем ТТЛ приведена в табл. 2.1 [1].

Таблица 2.1. Основные параметры микросхем ТТЛ

Серия ТТЛ		Параметры			Нагрузка
отечественная	зарубежная	tзд.р., нс.	Pпот., мВт.	Э, пДж	Cн, пФ	Rн, кОм	нагрузочная способность
К134	SN74L	33	1	33	50	4	10
К155	SN74	10	10	100	15	0.4	10
К531	SN74S	3	20	60	15	0.28	10
К555	SN74LS	10	2	20	15	2	20
КР1531	SN74F	3	4	12	15	0,28	10
КР1533	SN74ALS	4	2	8	15	2	20

---

Техническая литература — Интегральные микросхемы ТТЛ, ТТЛШ.

ОГЛАВЛЕНИЕ

Предисловие………………………………………………………………………………………………………………….. 3
Англоязычные сокращения, использованные в справочнике…………………………………………………. 6

Раздел I. Общие сведения об ИС ТТЛ, ТТЛШ
Глава I. Характерные особенности…………………………………………………………………………………….. 9
1.1. Схемотехника…………………………………………………………………………………………………………… 9
1.2. Терминология и обозначение параметров……………………………………………………………………. 15
Глава 2. ИС в узлах радиоэлектронной аппаратуры…………………………………………………………….. 25
2.1. Классификация ИС………………………………………………………………………………………………….. 25
2.2. Система обозначений ИС………………………………………………………………………………………….. 28
2.3. Сопряжение ИС различных серий………………………………………………………………………………. 35

Раздел II. Репрезентативные серии ТТЛ, ТТЛШ
Глава 3. Функциональный состав серий……………………………………………………………………………. 39
3.1. Серия 133 (SN54)…………………………………………………………………………………………………….. 39
3.2. Серия 155 (SN74)…………………………………………………………………………………………………….. 43
3.3. Серия 530 (SN54S)…………………………………………………………………………………………………… 49
3.4. Серия 531 (SN74S)…………………………………………………………………………………………………… 52
3.5. Серия533 (SN54LS)………………………………………………………………………………………………….. 56
3.6. Серия 555 (SN74LS)…………………………………………………………………………………………………. 62
3.7. Серия 1533 (SN54ALS, SN74ALS)………………………………………………………………………………. 68
Глава 4. Комбинационная логика…………………………………………………………………………………….. 76
4.1. Логические элементы НЕ………………………………………………………………………………………….. 76
4.2. Логические элементы И, И-НЕ…………………………………………………………………………………… 78
4.3. Логические элементы ИЛИ, ИЛИ-НЕ………………………………………………………………………….. 86
4.4. Логические элементы И-ИЛИ, И-ИЛИ-НЕ…………………………………………………………………… 90
4.5. Прочие логические элементы и драйверы……………………………………………………………………. 93
4.6. Шифраторы, дешифраторы и демультиплексоры………………………………………………………… 106
4.7. Мультиплексоры……………………………………………………………………………………………………. 125
4.8. Арифметические устройства……………………………………………………………………………………. 135
Глава 5. Последовательная логика………………………………………………………………………………….. 160
5.1. Триггеры………………………………………………………………………………………………………………. 160
5.2. Регистры………………………………………………………………………………………………………………. 170
5.3. Счетчики………………………………………………………………………………………………………………. 190
5.4. Запоминающие устройства………………………………………………………………………………………. 207
Глава 6. Релаксационные устройства………………………………………………………………………………. 212
6.1.0дновибраторы……………………………………………………………………………………………………….. 212
6.2. Мультивибраторы………………………………………………………………………………………………….. 214

Раздел III. Периферийные серии ТТЛ, ТТЛШ
Глава 7. Знакосинтезирующая серия 514…………………………………………………………………………. 217
Глава 8. Интерфейсная серия 559…………………………………………………………………………………… 227
Глава 9. Интерфейсная серия 1102………………………………………………………………………………….. 233
Приложение I. Аналоги ИС фирмы Texas Instruments………………………………………………………… 241
Приложение 2. Указатель ИС, помещенных в справочник…………………………………………………. 247
Список литературы………………………………………………………………………………………………………. 250

74HCT574N / 74HCT574D — ИС стандартной логики 74xxx — МИКРОСХЕМЫ — Электронные компоненты (каталог)

Микросхема 74HCT574N/74HCT574D производства Philips представляет собой восьмиразрядный регистр хранения информации, тактируемый импульсом, с возможностью перевода выходов в высокоимпедансное состояние. Отечественный аналог — ИР37. Корпус: DIP-20 (74HCT574N)   Корпус: SO-20w (74HCT574D)

Запись информации в триггеры регистра происходит по фронту импульса на входе CP. При подаче лог. 0 на вход CP регистр переходит в режим хранения информации. Выходы микросхемы находятся в активном состоянии, если на вход OE подан лог. 0. Если же на вход ОE подать лог. 1,выходы регистра переходят в высокоимпедансное состояние. Сигнал на входе OE не влияет на запись в триггеры, запись может производиться как при лог. 0, так и при лог. 1 на этом входе. По принципу действия данный регистр аналогичен микросхеме ИР33 (573), но в отличие от него синхронизируется по фронту импульса на входе CP. Микросхема 74HCT574 (ИР37) также аналогична 74HCT374 (ИР23), но имеет иное расположение выводов, как правило более удобное для разводки печатных плат. Логические уровни микросхем серии 74HCT соответствуют уровням микросхем ТТЛ при напряжении питания +5V.

Назначение выводов м/с 74HCT574:

Основные характеристики 74HCT574: Напряжение питания (Vdd) +4,5..+5,5V Выходной ток (0/1) макс. 35mA Нагруз. способность 15 входов серии 74LS (К555) Ток потребления (статический) (+25ºC) 40uA Входной ток (+25ºC) <0,1uA Типовая задержка 13nS Максимальная частота 48MHz Входной уровень «0» < 0,8V Входной уровень «1» > 2,0V Выходной уровень «0» < 0,26V Выходной уровень «1» > 4,0V Рабочий диапазон температур -40oC..+125oC Корпус DIP-20 SO-20w Отечественный аналог ИР37

Выходной буфер, совместимый с TTL

— Gazelle Microcircuits, Inc.

ПРЕДПОСЫЛКИ ИЗОБРЕТЕНИЯ

1. Область изобретения

Настоящее изобретение относится к электронным системам и, в частности, к электронным системам, которые успешно реализованы в технологии сложных полупроводников, такой как технология арсенида галлия.

2. Описание предшествующего уровня техники

Хорошо известно преимущество высокой скорости работы схемы, реализованной в технологии сложных полупроводников (например, в технологии арсенида галлия), по сравнению с кремниевой технологией.В постоянных усилиях по увеличению скорости работы интегральных схем и систем, включающих их, в такой технологии были опробованы различные подходы с относительно ограниченными уровнями успеха и / или серьезными ограничениями в удобстве использования.

До сих пор основной упор делался на попытку предоставить схемы, реализованные из арсенида галлия, которые должны быть оперативно связаны с другими схемами, реализованными в этой технологии. То есть до сих пор не предпринималось серьезных усилий по созданию схем, реализованных по «быстрой» технологии арсенида галлия, которые могут быть оперативно связаны с «медленными» интегральными схемами на основе кремния, такими как TTL, CMOS (включая передовую технологию CMOS), NMOS. , Schottky и маломощный Schottky (включая передовую технологию Schottky), все из которых будут именоваться здесь «стандартной логикой».

В случае, если интегральные схемы на основе арсенида галлия могут быть соединены с такими стандартными логическими схемами, это позволит увеличить скорость в системе, основанной на стандартной логике, путем замены стандартной логической части на основе кремния частью на основе арсенида галлия. . При этом соответствующие схемы входного буфера и схемы выходного буфера, реализованные по технологии арсенида галлия и соединенные в одном корпусе с внутренней логикой и / или памятью на основе арсенида галлия, будут иметь большое преимущество.Такие входные и выходные буферные схемы позволили бы использовать стандартную упаковку устройства, стандартные процедуры и оборудование тестирования, стандартные уровни входа / выхода от стандартных логических устройств, оперативно связанных с интегральной схемой на основе арсенида галлия, и стандартные источники питания.

Типичные подходы предшествующего уровня техники к входным буферам для реализации в технологии арсенида галлия с использованием MESFETS показаны на фиг. 1 и 2. Однако обе такие схемы предшествующего уровня техники имеют множество недостатков.

Например, как показано на фиг. 1, необходимы два отдельных внешних источника питания (V _cc , положительный, и V _ss , отрицательный). Эти источники должны потреблять значительный ток, если буфер должен достигать достаточно высокой скорости. Из-за этого очень сложно использовать накачку заряда на кристалле для создания отрицательного источника питания для такой микросхемы, которая имеет значительное количество входов, без больших потерь площади кристалла и мощности. Это приводит к явному недостатку для клиента, использующего стандартную логику, поскольку отрицательное питание должно быть добавлено к системе извне.

Обе схемы на фиг. 1 и 2 используется устройство ввода истокового повторителя (транзисторы 20, 20a), сток которого подключен к источнику положительного напряжения V _cc (например, +5 вольт). Из-за этого диод затвор-сток транзистора 20 или 20a ограничивает вход до уровня падения диода выше уровня напряжения V _cc и входного сигнала, который был повышен более чем на уровень падения диода выше уровня V _cc начнет пропускать большие токи в источник напряжения V _cc .Семейства стандартных логических схем не обладают этой характеристикой, и система, которая действительно демонстрирует эту характеристику, может быть воспринята как нежелательная. Более того, транзистор 20 или 20a вполне может быть поврежден, если через его затвор будет пропущен чрезмерный ток, что вполне может произойти в реалистичном системном приложении при различных условиях. Конечным результатом может быть отказ микросхемы, возможно, в полевых условиях, что приводит к огромным неудобствам как для пользователя микросхемы, так и для пользователя системы из-за стоимости обнаружения и устранения неисправности, а также потери доверия к надежности устройства.

Подход, показанный на фиг. 1 еще больше усугубляет проблемы, изложенные в предыдущем абзаце, из-за входного пути к земле, создаваемого диодом затвор-исток транзистора 20, диодами 22, 24, 26 и диодом затвор-исток транзистора 28. Это условие, как правило, менее желательно, чем описанное в предыдущем абзаце, поскольку пять диодов над землей (приблизительно 4 В) обычно ниже, чем один диод над источником напряжения V _cc (приблизительно 5,8 В). Это делает вышеупомянутые проблемы надежности более вероятными в любой общей системе и приводит к проблемам, когда ожидается, что входной сигнал будет взаимодействовать с выходами типа CMOS, которые пытаются подтянуться до уровня напряжения V _cc .

Подход, показанный на фиг. 2 приводит к порогу входного сигнала, который сильно зависит от отрицательного напряжения источника питания V _ss . В результате, V _ss необходимо жестко регулировать, чтобы избежать колебаний порогового значения входного сигнала. Поскольку большинство традиционных реализаций стандартной логики не имеют пороговых значений входного сигнала, сильно зависящих от напряжения питания, это может восприниматься пользователем как существенный недостаток.

Эффекты ограничения входного сигнала двух схем предшествующего уровня техники затрудняют обеспечение высоких характеристик ESD для этих входных сигналов, поскольку они имеют тенденцию потреблять большой ток при низком напряжении.Трудно создать защитное устройство для входного сигнала, которое включится до того, как включится путь от входной клеммы к V _cc или заземление и приведет к повреждению в условиях статического разряда.

Эти эффекты ограничения входного сигнала также затрудняют или делают невозможным использование логики высокого напряжения на выводах устройства. Поскольку использование высоковольтной логики требует, чтобы входные сигналы могли быть повышены до уровней, значительно превышающих напряжение питания V _cc и заземление (приблизительно 10-12 вольт над землей) для доступа к специальным функциям тестирования или даже функциям, используемым заказчиком, например, зажим Эффекты препятствуют использованию схем предшествующего уровня техники в такого рода приложениях.

В отношении схемы выходного буфера для использования в описанной среде, которая может быть успешно реализована в технологии арсенида галлия, сначала следует общее обсуждение.

Схемы выходного буфера, которые могут использоваться для реализации функциональности с тремя состояниями, хорошо известны в уровне техники. Символ активного нижнего буфера с тремя состояниями показан на фиг. 3. Ссылаясь на это, активный низкий буфер 30 с тремя состояниями принимает входной сигнал E низкого разрешения на клемме 32 разрешения-запрета и сигнал J ввода данных на входной клемме 34.В ответ на сигналы данных и разрешения буфер 30 выдает выходной сигнал Z на выходной контакт 36. Когда активный трехуровневый выходной буфер с низким уровнем деактивируется приложением высокого разрешающего сигнала E (т. Е. Логической 1), выходной контакт 36 находится в состоянии высокого импеданса и эффективно отключен как от земли, так и от источника положительного напряжения V _cc , подключенного к буферу 30. И наоборот, когда буфер 30 активируется низким разрешающим сигналом E (то есть логическим 0), выходной сигнал Z на выводе 36 определяется сигналом ввода данных J, подаваемым на вывод 34.Таким образом, с включенным буфером 30 и входным сигналом данных логического 0 J, применяемым к буферу 30, буфер 30 будет обеспечивать выходной сигнал логического 0 Z. И наоборот, с включенным буфером 30 и входным сигналом логической единицы J, подаваемым на буфер 30, буфер 30 будет обеспечивать выходной сигнал Z логической единицы.

Активный выходной буфер с тремя состояниями работает аналогичным образом, за исключением того, что он включается сигналом разрешения высокого уровня E и отключается сигналом разрешения низкого уровня E.

Различный подходы предшествующего уровня техники для реализации схем выходного буфера, совместимых с CMOS / TTL, показаны на фиг.4-6. Хотя каждая из этих схем может быть реализована в технологии арсенида галлия, ни в одном из этих подходов не предусмотрены средства для создания стандартного состояния с тремя состояниями, как описано выше. Поскольку преимущества устройств с тремя состояниями хорошо известны, это серьезный недостаток.

Кроме того, каждый из этих подходов требует наличия двух отдельных внешних источников питания в дополнение к заземлению, один из которых обеспечивает положительное напряжение, а другой — отрицательное. Как указывалось выше, включение такого отрицательного напряжения питания является явным недостатком для пользователя стандартной логики.Кроме того, в этих подходах, подобных описанию входных буферов предшествующего уровня техники, для достижения высокой скорости в отрицательный источник питания должен подаваться значительный ток. Это исключает использование встроенной накачки заряда для создания отрицательного источника питания внутри без больших потерь энергии и площади кристалла.

Что касается схем, показанных на фиг. 4 и 5, в этих схемах используются подтягивающие устройства в режиме обеднения, подключенные непосредственно к выходу. Выходной провод пропускает ток в источник положительного напряжения, если выходной сигнал немного превышает уровень источника напряжения.Это не характерно для стандартных логических устройств.

Как и схемы на фиг. 4 и 5 используют подтягивающие устройства в режиме истощения, эти устройства должны пропускать через них ток, пока выходной сигнал находится в низком состоянии. Так как эти устройства должны быть большими, если выходной сигнал должен соответствовать спецификациям стандартного логического выходного тока, такой ток в низком состоянии будет большим и приведет к неприемлемой трате мощности.

Кроме того, в схемах предшествующего уровня техники на фиг. 4 и 6, для этих схем требуются уровни входного сигнала ниже уровня земли, что еще больше усугубляет проблему, упомянутую выше в отношении дополнительного источника отрицательного напряжения.

Что касается логических схем затвора / буфера предшествующего уровня техники, показанных на фиг. 7-11, каждая из этих схем имеет существенные недостатки в конструкции и функционировании.

В схеме, показанной на фиг. 7 требуется два источника напряжения, при этом значительный ток течет во второй источник питания V _ss . Кроме того, такая схема требует большой мощности для работы на высокой скорости.

Что касается схемы на фиг. 8, такая схема решает проблему необходимости в двух источниках питания, но эта схема имеет очень плохой запас по шуму, низкую способность разветвления и очень нетерпима к обработке, напряжению питания и колебаниям температуры.

Что касается схемы на фиг. 9, такая схема имеет более высокую возможность разветвления, чем схема на фиг. 8, но также имеет очень низкий запас помехоустойчивости и очень нетерпим к изменениям в обработке, напряжении питания и температуре.

Схема на фиг. 10, опять же, имеет тот недостаток, что требуется два источника напряжения и, кроме того, имеет место большие колебания сигнала из-за использования устройств, работающих в режиме обеднения. Кроме того, конденсатор этой схемы должен быть достаточно большим, чтобы управлять емкостной нагрузкой на кристалле, что приводит к увеличению площади кристалла, чем хотелось бы.

Как показано на фиг. 11, эта схема требует только одного источника напряжения, но имеет проблему, заключающуюся в том, что выходное подтягивающее устройство никогда полностью не выключается, а выходное подтягивающее устройство является устройством истощения, которое выходит из насыщения раньше, чем желательно, и снижает ток, доступный для подтягивания выхода сигнал низкий, и, кроме того, проводит больше тока, чем требуется, когда выходной сигнал высокий для данного низкого тока.

СУЩНОСТЬ ИЗОБРЕТЕНИЯ

В соответствии с идеями этого изобретения буферная схема имеет вывод входного сигнала буферной схемы для приема входного сигнала, вывод выходного сигнала буферной схемы для обеспечения выходного сигнала, первый вывод источника напряжения и второй вывод источника напряжения, схема включает в себя средство для обеспечения того, чтобы в состоянии с высоким выходным сигналом не подавался значительный ток внутрь буферной схемы от вывода выходного сигнала в широком диапазоне напряжений, включая напряжения, существенно превышающие который принимается первым и вторым выводами источника напряжения, приложенным к выводу выходного сигнала, и в котором буферная схема реализована в технологии сложных полупроводников.

КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙ

На чертежах:

ФИГ. 1-11 — схематические изображения схем предшествующего уровня техники, как описано выше;

РИС. 12 — общий функциональный вид схемы, использующей одно или несколько из настоящих изобретений;

РИС. 13 — схематический вид существующей схемы входного буфера;

РИС. 14 — серия нагрузочных устройств, которые могут использоваться в настоящих схемах;

РИС. 15 — функциональный вид схемы фиг.13;

РИС. 16 показывает вариант схемы по фиг. 13;

РИС. 17 показывает еще один вариант схемы по фиг. 13;

РИС. 18 — схематический вид настоящей двухтактной схемы с конденсаторной связью;

РИС. 19 — схематический вид существующей схемы выходного буфера;

РИС. 20 — функциональный вид настоящей схемы генератора и схемы триггера Шмитта;

РИС. 21 — схематический вид схемы фиг. 20; и

ФИГ.22 — изображение формы волны схемы триггера Шмитта, показанной на фиг. 20 и 21.

ОПИСАНИЕ ПРЕДПОЧТИТЕЛЬНЫХ ВАРИАНТОВ ОСУЩЕСТВЛЕНИЯ

Показано на фиг. 12 представляет собой общую систему 40, которая включает в себя одно или несколько различных изобретений, представленных здесь. Система 40 включает в себя одну или несколько схем 42 входных буферов, одну или несколько схем 44 выходных буферов и внутреннюю логику и / или схему 46 памяти, все из которых реализованы в технологии арсенида галлия и все они оперативно соединены.Каждая из этих цепей подключена к источнику положительного напряжения V _cc и к земле. Схема входного буфера взаимодействует с системой 48 интегральных схем, которая использует стандартную логику, а схема выходного буфера также взаимодействует с системой 49 интегральных схем, также используя стандартную логику.

Внутренняя логическая схема и / или схема 46 памяти может принимать самые разные формы, если она совместима с сигналами от схем 42 входного буфера и пока выходные сигналы от них совместимы со схемами выходного буфера 44 .

Теперь будет подробно описана схема 42 входного буфера.

Ссылаясь на фиг. 13, схема 42 входного буфера включает в себя каскад 50 сдвига уровня входного сигнала и буферный каскад 52. Как часть каскада сдвига уровня входного сигнала источник положительного напряжения V _cc , в данном случае +5 В, подключается к загрузочное устройство 54, которое может иметь форму любого из устройств, показанных на фиг. 14, который представляет собой неполный список используемых устройств нагрузки. В этом случае нагрузочное устройство 54 принимает конфигурацию N-канального полевого транзистора 56 обедненного типа, сток которого соединен с выводом 57 источника напряжения, который соединяется с источником положительного напряжения V _cc , а его затвор соединен с его истоком. через резистор 58, если требуется (в случае каждого полевого транзистора одна область истока / стока может в терминологии считаться первым выводом управления током, другая область истока / стока может считаться вторым выводом управления током , а ворота можно рассматривать как терминал управления).Исток транзистора 56 соединен с нагрузочными устройствами 60, 62 и диодом 64 последовательно, диод 64 подключен к входной клемме 66 и имеет обратное смещение в направлении входного сигнала в буферную схему 42. Источник транзистора 56 также подключен к затвору полевого транзистора 68 N-канального типа расширения. Сток этого транзистора 68 также подключен к выводу 57 источника напряжения, в то время как его исток подключен через два диода 70, 72 к сток другого N-канального полевого транзистора 74 улучшенного типа, исток которого соединен со вторым выводом 76 подачи напряжения, который является выводом подачи напряжения заземления.

Диоды 70, 72 смещены в прямом направлении в направлении от первого вывода 57 источника напряжения ко второму выводу 76 источника напряжения.

Буферный каскад 52 схемы 42 включает в себя другое нагрузочное устройство 78, подключенное к выводу 57 источника напряжения. и N-канальный полевой транзистор 80 улучшенного типа, сток которого подключен к нагрузочному устройству 78, а исток подключен к выводу 76 через диод 82, смещенный в прямом направлении в направлении от вывода 57 к выводу 76.

Другой N-канальный полевой транзистор 84 с улучшенным типом имеет сток, подключенный к выводу 57 источника напряжения, а его исток — со стоком другого N-канального полевого транзистора 86 с улучшенным типом. исток транзистора 84 и его исток подключены как к затвору транзистора 74, так и к истоку транзистора 80, а сток транзистора 74 подключен к затворам обоих транзисторов 80, 86. Выходной контакт 88 подключен между истоком и сток соответствующих транзисторов 84, 86.

Нагрузочные устройства 60, 62 обеспечивают падение напряжения от клеммы источника напряжения до диода 64, что само по себе обеспечивает дополнительное стандартное падение напряжения на диоде (приблизительно 0,7 В). Когда входной сигнал на клемме 66 низкий, это определяет определенный уровень напряжения (низкий) в узле A. Когда входной сигнал принимает высокий уровень, падение напряжения, описанное выше, приводит к тому, что узел A переводится на более высокий уровень напряжения, чем предыдущий (логика уровень высокий). Таким образом, устройство 50 сдвига уровня входного сигнала сдвигает уровень напряжения, приложенного к затвору транзистора 68, но непосредственно реагирует на входной сигнал на выводе 66, обеспечивая входной сигнал высокого логического уровня на затворе транзистора 68 в ответ на высокий уровень входного сигнала и низкий входной сигнал на затвор транзистора 68 в ответ на низкий уровень входного сигнала.

Предполагая высокий уровень входного сигнала на затвор транзистора 68, это подтягивает узел B к высокому уровню, включая транзисторы 80 и 86. Это переводит узел C в низкий уровень, что обеспечивает отключение транзистора 84. Выходная клемма 88 связана с клеммой 76 заземления через транзистор 86 и диод 82. Таким образом, в этой ситуации выходной сигнал схемы 42 является низким.

И наоборот, низкий входной сигнал на транзистор 68 от каскада 50 сдвига входного уровня уменьшает ток от транзистора 68, позволяя транзистору 74 подтягивать узел B к земле и ниже уровня узла D.Это гарантирует, что транзисторы 80 и 86 отключатся даже при большом разнообразии температур и технологических изменений их пороговых значений. Следовательно, сигнал на выходной клемме 88 будет повышен действием транзисторов 78 и 84.

Нагрузочное устройство в виде транзистора может быть включено на 90, чтобы действовать в качестве дополнительной подтяжки для опорного диода 82, чтобы чтобы он оставался смещенным вперед (что гарантирует, что транзистор 74 всегда остается включенным и действует как нагрузочное устройство).

Видно, что настоящая схема не требует подачи отрицательного напряжения, что устраняет недостатки, упомянутые выше.Диод 64 включен для предотвращения протекания тока в буферную схему 42 либо на клемму 76 заземления, либо на клемму 57, за исключением условий пробоя, что означает, что схема 42 может быть спроектирована так, чтобы выдерживать входные напряжения до 20 вольт выше. заземление (или напряжения существенно ниже земли) без снижения больших или вредных токов. Это устраняет проблемы, связанные с описанным выше уровнем техники. Настоящее изобретение также генерирует входной буферный сигнал с входным порогом на основе двух диодных падений (70, 72), как и многие стандартные логические семейства.Из-за этого входной порог не сильно зависит от напряжения источника питания и может оставаться в пределах стандартных логических пределов при стандартных вариациях питания логики (5 В ± 0,5 В), что дополнительно устраняет проблемы, описанные выше.

Новый каскад 50 сдвига входного уровня может быть соединен с множеством буферных каскадов для создания общей входной буферной схемы, настроенной по желанию.

Обратите внимание, что диод 64 не обязательно должен быть диодом, но может использоваться любым блокирующим устройством с диодной характеристикой (обратное падение значительно выше, чем прямое падение напряжения).

РИС. 15 иллюстрирует общую реализацию изобретения. Каскад сдвига уровня входного сигнала обычно состоит из блокирующего элемента D1, устройств сдвига уровня LS ₁ и LS ₂ , источников тока I ₁ и I ₂ , а также буферного каскада 52, имеющего входной порог V _Ib . Элементы D ₁ , LS ₁ , I ₁ , LS ₂ и I ₂ выбраны так, чтобы V _Ib + V _LSs -V _LSs -φ (падение на диоде диода D ₁ ) = желаемый пороговый уровень входа.В предпочтительном варианте выполнения, показанном на фиг. 13, LS ₁ состоит из транзисторов 60, 62, LS ₂ состоит из транзистора 68 и диодов 70, 72, I ₁ состоит из транзистора 56 и резистора 58, а I ₂ состоит из транзистора 74. Буферный каскад 52 состоит из диода 82 и транзисторов 78, 80, 84, 86.

Широкое разнообразие входных буферов с широким диапазоном входных пороговых значений может быть выполнено путем регулировки LS ₁ и LS ₂ . ИНЖИР. 16 демонстрирует возмущение буферного каскада таким образом.Добавление диода 92 к буферному каскаду приводит к тому, что его входной порог равен 2φ (диодные капли диодов 82, 92) + V _gs вместо φ (диодные капли диода 82) + V _gs . Этого легко добиться, исключив диод 72 в каскаде 50 сдвига входного уровня, как описано на фиг. 16.

РИС. 17 показан второй предпочтительный вариант схемы входного буфера с использованием модифицированного логического буферного каскада на полевых транзисторах. Эта схема включает в себя дополнительный диод 94 между истоком транзистора 84a и стоком транзистора 86a, причем диод 94 смещен в прямом направлении от вывода 57a источника напряжения к выводу 76a источника напряжения.Выходная клемма 88a подключена между диодом 94 и стоком транзистора 86a.

На обеих фиг. 13 и 17, транзистор 56, 56a вместе с дополнительным резистором 58, 58a устанавливает ток, который определяет ток через диоды 64, 64a, транзистор 60, 60a и транзистор 62, 62a, когда входное напряжение составляет около или ниже порога. Резистор 58, 58a может использоваться для поддержания этого тока в желаемых пределах, если используемый процесс не позволяет устройству 56, 56a истощения иметь достаточно низкий ток.Транзистор 74, 74a используется для установки тока через транзистор 68, 68a, диод 70, 70a и диод 72, 72a. Создаваемые токи регулируются вместе с геометрическими размерами диодов 64, 64a, транзистора 60, 60a, транзистора 62, 62a, транзистора 68, 68a, диодов 70, 70a и диодов 71, 71a для получения желаемых падений напряжения сдвига уровня. . Включение транзистора 74, 74a требует смещения напряжения на затворе (в данном случае равного падению на одном диоде), которое обеспечивается опорным диодом 82, 82a в буферном каскаде.Диод на пьедестале должен быть смещен током, который может быть обеспечен дополнительным источником подтягивающего тока 90, 90a или может быть результатом разделения уровня пьедестала между многими ступенями логики таким образом, чтобы гарантировать постоянный минимальный уровень ток на диод 82, 82а. Вариант исполнения на фиг. 13 предлагает преимущество высокой динамики в обоих направлениях вывода. Вариант исполнения на фиг. 17 предлагает низкие уровни на выходе с несколькими десятыми долей вольта над землей без дальнейшего сдвига уровня из-за того, что транзистор 86a действует как нагрузочное устройство на землю, а не как переключающий транзистор.Использование транзистора 68, 68a в обоих вариантах осуществления в качестве истокового повторителя с усилением по току позволяет работать на высокой скорости с достаточно низкими значениями I _и даже при использовании буферных каскадов, имеющих довольно высокие значения входной емкости. Дополнительный N-канальный полевой транзистор 81 улучшенного типа может быть включен, как показано, с его стоком, соединенным со стоком транзистора 80a, и его истоком, соединенным с истоком транзистора 80a, и другим выводом 83 входного сигнала, соединенным с его затвором, так что чтобы действовать как ворота NOR.

Теперь обратимся к схеме выходного буфера, показанной на фиг. 18 — схема 100 буферного каскада, которая составляет основной строительный блок схемы, показанной на фиг. 19.

Как показано в нем, схема 100 включает в себя три N-канальных полевых транзистора 102, 104, 106 с усилением режима работы. Транзистор 102 имеет сток, соединенный с выводом 108 источника напряжения через устройство нагрузки 109, затвор и исток. соединен через диод 116 со второй клеммой 110 источника напряжения в виде клеммы заземления.Транзистор 104 имеет сток, подключенный к первому выводу 108 источника напряжения, затвор, подключенный к стоку транзистора 102, и исток. Сток транзистора 106 соединен с истоком транзистора 104 через диод 112, причем диод 112 смещен в прямом направлении в направлении от вывода 108 источника напряжения истока к напряжению на выводе 110 питания. затвор, а исток подключен к истоку транзистора 102. Клемма 114 входного сигнала подключена к затворам обоих транзисторов 102, 106.Истоки транзисторов 102, 106 подключены к заземляющему выводу 110 через диод 116 с прямым смещением. Включен конденсатор 118, имеющий пару выводов 120, 122, один вывод 120, соединенный со стоком транзистора 106, и другая клемма 122 подключена к выходной клемме 124. Выходная клемма 124 также подключена через нагрузочное устройство 126 к клемме подачи напряжения, которая в этом варианте осуществления также может быть клеммой 110 заземления. Это нагрузочное устройство 126 включено как часть соединения между заземляющим контактом 110 и выходным контактом 124 и может принимать любую из форм, показанных на фиг.14. Параллельно конденсатору 118 между одним выводом 120 конденсатора 118 и выходным выводом 124 подключено множество диодов 128, смещенных в прямом направлении в направлении от вывода 108 источника напряжения к выводу 110 источника напряжения.

In работа схемы по фиг. 18, диоды 128 образуют переключатель уровня, который можно настраивать на множество уровней для соответствия различным приложениям. То есть количество (включая ноль) таких диодов 128 может быть выбрано в соответствии с различными потребностями.При высоком уровне входного сигнала на выводе 114 транзисторы 102, 106 включаются, выключают транзистор 104, заставляя выходной сигнал схемы понижаться. Сток транзистора 106 отводит ток от нагрузки через конденсатор 118. Транзистор 106 можно сделать большим, чтобы управлять большими нагрузками без увеличения мощности, поскольку транзистор 104 закрывается и между транзисторами 104, 106 не протекает постоянный ток. Транзистор 102 служит для подтягивания затвора транзистора 104 почти к земле, тем самым выключая транзистор 104.Когда уровень входного сигнала низкий, транзисторы 102, 106 закрываются, позволяя нагрузочному устройству 109 поднимать затвор транзистора 104 на высокий уровень. Это включает транзистор 104, который передает ток на вывод 124 через конденсатор 118 и диоды 128 сдвига уровня, которые подтягивают выходной сигнал схемы к высокому уровню.

Диод 116 используется для повышения входного порога схемы над землей и устранения необходимости в отрицательном источнике питания на предыдущем этапе. Точно так же отрицательный источник питания не требуется на описанном здесь этапе, если следующий этап имеет достаточно высокий входной порог (в этом случае нагрузочное устройство 126 подключено к земле, как показано, вместо источника положительного или отрицательного напряжения).

Диод 112 — это энергосберегающий диод, который можно использовать, когда транзистор 104 имеет отрицательное пороговое напряжение, как в устройстве, работающем в режиме обеднения. Он служит для обеспечения того, чтобы транзистор 104 выключился в состоянии низкого выходного сигнала, когда транзистор 104 имеет отрицательное пороговое напряжение. Диод 112 также может быть заменен серией диодов, если этого требует пороговое напряжение транзистора 104, и когда использование такого диода 112 не требуется (в случае транзистора 104, имеющего положительное пороговое напряжение), это заменено на короткое замыкание.

Настоящая схема, показанная на фиг. 19 использует три ступени 150, 152, 154 типа, показанного на фиг. 18 последовательно, и еще один каскад 156 того типа, который принимает входной сигнал трех состояний, и дополнительную схему, соединяющую эти каскады, которые теперь будут описаны.

Выходная клемма каскада 156 входного сигнала с тремя состояниями подключается к входной клемме затворов N-канальных полевых транзисторов 158, 160, 162, 164 с режимом усиления, причем исток каждого такого транзистора подключается к клемме 110 заземления. .Выходной контакт каскада 150 соединяется с затворами полевых транзисторов с N-канальным усилением режима 166, 168, стоки которых подключаются к стокам транзисторов 158, 160 соответственно. Стоки транзисторов 102, 106 каскада 154 подключаются к стокам транзисторов 162, 164 соответственно. Нагрузочное устройство 165 в виде N-канального транзистора с режимом истощения имеет сток, подключенный к выводу 108 источника напряжения, а его затвор и исток, подключенные к стоку транзистора 166.Сток транзистора 166 дополнительно соединен с затвором транзистора 167. Сток транзистора 167 соединен с выводом 108 источника напряжения, а его исток соединен со стоком транзистора 168. Диод 182 включен между соответствующими выводами. стоки транзистора 168 и транзистора 166 и смещены в прямом направлении в направлении от транзистора 168 к транзистору 166. Исток транзистора 167 дополнительно подключен к затвору полевого транзистора 170 N-канального типа расширения, сток которого подключен через резистор 171 к выводу 108 источника напряжения и его исток, подключенный к стоку N-канального транзистора 172 улучшенного типа.Входной вывод 173, подключенный к затвору транзистора 172, подключен к выводу 122 конденсатора 118. Этот транзистор 172 имеет свой исток, подключенный к заземляющему выводу 110, а его сток, подключенный к истоку транзистора 170 через диод 74, смещенный в прямом направлении. направление от клеммы 108 источника напряжения к клемме 110 заземления. Выходная клемма 176 всей схемы подключена к стоку транзистора 172.

В ситуации, когда входной сигнал с тремя состояниями является высоким, этот сигнал инвертируется через каскад 156, так что низкий сигнал подается на затворы транзисторов 158, 160, 162, 164, удерживая их.В таком состоянии, в случае, когда входной сигнал для каскада 150 высокий, выходной сигнал из каскада 150 (низкий) подается на следующий каскад 152, инвертируется тем самым, применяется (высокий) к следующему каскаду 154 и инвертируется тем самым. , и подается (низкий) на затвор транзистора 172, который выключает транзистор 172. Поскольку транзисторы 158, 160 выключены, затвор транзистора 170 подключается к источнику напряжения на выводе 108, включая транзистор 170, так что напряжение с вывода 108 источника напряжения подается на выходной вывод 176.Таким образом, пара транзисторов 170, 172 действует как инвертор, инвертируя выходной сигнал из каскада 154.

Аналогично, с входным сигналом в каскад 150 с низким уровнем, этот сигнал проходит через каскады 150, 152, 154, подаваясь на затвор транзистора 172 в качестве сигнала высокого уровня и переключает транзистор 172 на транзистор 170, поскольку транзисторы 166, 168 подключают затвор транзистора 170 к земле. Опять же, транзисторы 170, 172 действуют как инвертор для сигнала, снятого с каскада 154.

Если выбрано третье состояние, входной сигнал с тремя состояниями принимает низкий уровень, инвертируется каскадом 156 и подается на затворы транзисторов 158, 160, 162, 164, чтобы включить их, соединяя затвор. транзистора 170 с землей, и стоки транзисторов 102, 106 с землей, обеспечивая также, что транзистор 172 выключен. Когда оба транзистора 170, 172 выключены, выходной вывод 176 всей схемы принимает состояние с высоким импедансом, соответствующее условию стандартной логики с тремя состояниями.В этом состоянии, когда оба транзистора 170, 172 выключены, ток не теряется. Диод 174 присутствует, чтобы гарантировать, что транзистор 170 полностью отключится, даже если пороговое напряжение несколько отрицательное, что позволяет обеспечить широкий технологический и температурный допуск. Выходной сигнал каскада 154 предназначен для управления затвором транзистора 172 одним диодом, падающим ниже земли, чтобы обеспечить аналогичный допуск на пороговое напряжение транзистора 172. Состояние 154 также спроектировано с двумя диодами 128 в его переключателе уровня, чтобы позволяют использовать меньшую емкость его конденсатора 118 для адекватного управления большой емкостью затвора транзистора 172.

Диод 180, смещенный в обратном направлении в направлении от вывода 118 источника напряжения к выводу 110 источника напряжения заземления, используется для предотвращения слишком низкого положения затвора транзистора 172 и замедления отклика выходного сигнала. Диод 182 используется для добавления дополнительной тяги к затвору транзистора 170, чтобы ускорить отклик выходного сигнала. Каскады 150, 156 предназначены для приема высоких входных пороговых уровней, поэтому схемы, генерирующие входные сигналы, не нуждаются в использовании отрицательного напряжения питания.Диод 174, смещенный в прямом направлении в направлении от вывода 108 источника напряжения к выводу 110 источника питания заземления, также позволяет выходному сигналу значительно превышать уровень подачи напряжения без снижения тока в высоких состояниях, даже когда пороговое значение напряжения транзистора 170 отрицательно.

Каскады 150, 152, 154, 156 предназначены для подачи только очень небольшого количества тока на клеммы 110 ‘источника питания, подключенные соответственно к ним, так что внутренний зарядный насос может использоваться для генерации второго источника напряжения (при необходимости ) на микросхеме на клеммах 110 ‘на практике.

Гибкость конструкции сцены позволяет такой конструкции принимать и генерировать широкий диапазон уровней входного и выходного сигналов, которые можно использовать для обеспечения большого запаса по шуму и создания схем, которые могут выдерживать большие колебания процесса и температуры.

Как видно, можно избежать использования двух отдельных внешних источников питания. Кроме того, настоящая схема может быть легко реализована в технологии арсенида галлия.

Раскрытые буферные схемы совместимы со стандартным логическим сигналом в нем и из него и могут быть частью общего устройства на интегральной схеме, которое использует стандартную упаковку, тестирование и источники питания, традиционно используемые со стандартными логическими схемами.

Приведенное выше описание входных и выходных буферных схем включает в себя один внешний положительный источник питания без необходимости в дополнительном внешнем отрицательном источнике питания. Следующее описание сделано со ссылкой на фиг. 18 и 19, и включает встроенный накачку заряда для генерирования отрицательного напряжения в тех ситуациях, когда обеспечение такого отрицательного источника питания может считаться желательным.

Общая схема нагнетательного насоса 200 показана на фиг. 20.Как показано в нем, выходная клемма триггера Шмитта 202 подключена к входной клемме инвертора 204, выходная клемма которого, в свою очередь, подключена к другому инвертору 206. Выходная клемма этого инвертора 206, в свою очередь, подключена к входу. вывод другого инвертора 208, выходной вывод 210 которого соединяется через резистор 212 с входным выводом 214 триггера Шмитта 202. Входной вывод 214 также соединяет с ним один вывод 216 конденсатора 218, другой вывод 220 который подключен к клемме 222 заземления.Вышеописанная часть схемы составляет генератор 221 схемы. Диоды 224, 226, 228 соединены последовательно с прямым смещением в направлении от вывода 201 к земле. Сигнал снимается с выходного вывода инвертора 204 и подается через инвертор 230 на один вывод 232 конденсатора 234. Другой вывод 236 конденсатора 234 подключен между диодами 226, 228. Выходной сигнал инвертора 206 подается через инвертор 238 на один вывод 240 другого конденсатора 242, другой вывод 244 которого подключен между диодами 224, 226.Выходной сигнал подкачки заряда снимается на клемме 201 диода 224, противоположный диод 228 подключен к клемме 222 заземления. Конденсатор 246 имеет одну клемму 248, подключенную к выходной клемме 201, а другую клемму 250, подключенную к клемме заземления 222.

Триггер Шмитта 202 подробно показан на фиг. 21. Такая схема включает в себя N-канальный полевой транзистор 260 улучшающего типа, сток которого соединен с выводом 262 источника напряжения, а его исток соединен со стоком нагрузочного устройства в форме другого N-канального полевого эффекта улучшающего типа. транзистор 264, исток которого, в свою очередь, подключен к клемме 222 заземления.

Нагрузочное устройство 266 подключено к выводу 262 источника напряжения, а сток другого N-канального полевого транзистора 268 улучшенного типа подключен к нагрузочному устройству 266, исток транзистора 268 связан с истоком транзистор 260. Другое нагрузочное устройство 270 подключено к клемме 262 подачи напряжения, и ее вторая клемма подключена к затвору полевого транзистора 272 N-канального улучшающего типа. Сток этого транзистора 272 подключен к клемме 262 подачи напряжения. и его исток подключен к двум последовательно соединенным диодам 274, 276, смещенным в прямом направлении в направлении от вывода 262 источника напряжения к выводу 222 заземления.Исток транзистора 272 подключается к затвору транзистора 268. Включен полевой транзистор 278 с N-канальным усилением, сток которого подключен к выводу 262 источника напряжения, а его исток подключен к диоду 280, смещенному в прямом направлении в направлении от вывода 262 к выводу 222. Сток транзистора 268 соединяется с затвором транзистора 278. Включено нагрузочное устройство в виде полевого транзистора 282 с N-канальным усилением, диод 280 соединяет исток транзистора 278. со стоком транзистора 282, в то время как исток транзистора 282 связан с клеммой 222 заземления.Затвор транзистора 282 соединяется между диодами 274, 276, а также с истоком транзистора 284. Сток транзистора 282 соединяется с затвором этого транзистора 284, а сток транзистора 284 соединяется с истоком транзистора 272 и затвор транзистора 268.

Как будет описано ниже, уровень напряжения в узле K определяет точку запуска триггера Шмитта. То есть, при выключенном транзисторе 284 и падении напряжения в узле K на двух диодах 274, 276 над землей это соответствует высокой точке запуска триггера Шмитта, в то время как при проводящем транзисторе 284 это зажимает узел K примерно до одного падения на диоде 276. над землей.

Предполагая, что входной сигнал на затвор транзистора 260 высокий, узел L имеет высокий уровень, который является затвором транзистора 278. Диод 280 подтягивает узел M, который, в свою очередь, включает транзистор 284, который подтягивает узел K к своему низкое состояние, нижний из двух контрольных уровней.

Предполагая, что входной сигнал на затвор транзистора 260 становится низким, узел L переходит в низкий уровень, который является затвором транзистора 278. Таким образом, узел M переходит в низкий уровень, выключая транзистор 284, который переводит узел K в его высокое состояние.Рассматривая на данный момент только триггер Шмитта, входной сигнал для него находится на затворе транзистора 260, а его выходной сигнал — в узле M.

Показаны следующие три каскада, то есть инверторы 204, 206, 208. подробно также на фиг. 16, и поскольку инверторы идентичны по конфигурации, будет подробно описан только один.

Как показано в нем, инвертор 204 включает в себя нагрузочное устройство 300, подключенное к выводу 262 источника напряжения, нагрузочное устройство 300 также подключено к стоку N-канального полевого транзистора 302 улучшенного типа, выход из узла M подключен к затвор транзистора 302.Инвертор также включает в себя другой N-канальный транзистор 304 с полевым эффектом улучшения, исток которого соединен с диодом 306, смещенным в прямом направлении в направлении от вывода 262 к выводу 222. Диод 306 соединен со стоком другого N-канального типа улучшения. полевой транзистор 308, исток которого подключен к клемме 222 заземления. Исток транзистора 302 подключен к затвору транзистора 308.

Сигнал, поступающий из узла M, инвертируется инвертором 204 и подается в узле N, для ввода в следующий инвертор 206 и следующий инвертор 208.Как описано выше, выходной сигнал инвертора 208 подается через резистор 212 на входной вывод 214, подключенный к затвору транзистора 260, который также подключен к одному выводу 216 конденсатора 218, в то время как другой вывод 220 конденсатора 218 подключен к клемме 222 заземления. Выходная клемма 210 инвертора 208 также подключена к клемме 222 заземления через диоды 310, 312, 314, смещенные в прямом направлении в направлении от клеммы 262 к клемме 222. Инвертор 230 имеет ту же форму. как показано на фиг.18, как и инвертор 238. Конденсаторы этих строительных блоков подключены к выходной схеме, как описано ранее и как показано также на фиг. 21.

Сигнал от узла P будет предоставляться узлу R с задержкой из-за RC-цепи, определяемой резистором 212 и конденсатором 218.

Сигнал в узле S представляет собой прямоугольный выходной сигнал, высокий Уровень находится рядом с уровнем напряжения питания, а низкий уровень находится рядом с диодным падением над землей. Это будет транслироваться через конденсатор 234 в узел T, высокий уровень которого не может превышать падение диода над землей из-за диода 228.При высоком уровне узла S узел T не может быть выше, чем падение напряжения на диоде над землей, примерно 0,7 вольт, так что в этом случае, предполагая, что V _CC составляет +5 вольт, на конденсаторе 234 будет развиваться примерно 4 вольта. Затем, когда узел S приводится в действие низким до 0,7 В, до уровня пьедестала (узел W), узел T будет подталкиваться конденсатором 234 ниже уровня земли примерно до -3 вольт. Таким образом, диод 226 смещается, чтобы позволить узлу U опускаться до отрицательного напряжения. Поскольку два сигнала, поступающие от инверторов 230, 238, по существу, сдвинуты по фазе на 180 °, узел V одновременно находится под напряжением приблизительно до 5 вольт.Таким образом, хотя изначально на конденсаторе 234 было выработано 4 В, после того, как цикл был выполнен несколько раз, может быть достигнуто большее напряжение на конденсаторе 242, потому что, например, заряд от конденсатора 234 был подан на вывод 244 конденсатор 242 одновременно с выводом 240 конденсатора 242 доводится до уровня приблизительно _CC V. Из-за падения напряжения на диоде 224 выходное напряжение на выводе 201 может фактически достигать значения, близкого к -6,4 В, таким образом, описанная здесь схема накачки заряда способна обеспечить выбранный уровень отрицательного напряжения, генерируемого на кристалле, за счет использования низких уровней. власти.

Временная диаграмма триггера Шмитта 202 показана на фиг. 22. Триггер Шмитта 202 имеет первое, более высокое напряжение срабатывания, которое при достижении входным сигналом триггера 202 Шмитта вызывает изменение выхода триггера 202 Шмитта из его ранее низкого состояния, и низкое напряжение срабатывания, которое, когда достигается входным сигналом триггера 202 Шмитта, который заставляет выходной сигнал триггера 202 Шмитта понижаться до низкого уровня. Напряжение в направлении от второго напряжения отключения к напряжению первого отключения фактически приводится к первому целевому напряжению, превышающему первое напряжение отключения.Аналогично, напряжение в направлении от первого напряжения отключения ко второму напряжению отключения фактически приводится к второму целевому напряжению, меньшему, чем второе напряжение отключения. Настоящая схема обеспечивает, что разница между первым напряжением отключения и первым целевым напряжением по существу прямо пропорциональна разнице между вторым напряжением отключения и вторым целевым напряжением. Это обеспечивает постоянный рабочий цикл части 221 генератора схемы. Фактически, разница между первым напряжением отключения и первым целевым напряжением по существу равна разнице между вторым напряжением отключения и вторым целевым напряжением, что приводит к постоянному 50% -ному рабочему циклу, то есть времени между любой парой соседних передний и задний фронты сигнала практически одинаковы.

Кроме того, разница между первым напряжением срабатывания и первым целевым напряжением по существу прямо пропорциональна разнице между первым и вторым напряжениями срабатывания, а разница между вторым напряжением срабатывания и вторым целевым напряжением по существу прямо пропорциональна разнице между напряжения первого и второго отключения. Это приводит к постоянной частоте и стабильному рабочему циклу. Кроме того, разница между первым напряжением отключения и первым целевым напряжением по существу прямо пропорциональна разнице между вторым напряжением отключения и вторым целевым напряжением.Все эти взаимосвязи устанавливаются, что приводит к по существу стабильным частотам колебаний при относительно больших изменениях напряжения питания в цепи, изменениях процесса изготовления схемы и изменениях температуры.

Схема предпочтительно содержится в единой интегрированной форме.

Описанные здесь схемы были показаны как реализованные в технологии полевых транзисторов. Однако специалистам в данной области техники будет понятно, что части или все такие схемы также могут быть реализованы в биполярной технологии.В таком случае один коллектор / эмиттер может считаться первым терминалом обработки тока, а другой коллектор / эмиттер считается вторым терминалом обработки тока, в то время как база считается контрольным терминалом.

MM74C20 datasheet — Dual 4-input NAND Gate

100302D : Low Power Quint 2-input or / nOR GATE. Это монолитный вентиль ИЛИ / ИЛИ-ИЛИ с 2 входами с общим разрешением. Все входы имеют понижающие резисторы 50 кОм, а все выходы буферизированы. Защита от электростатического разряда 2000 В Контакт / функция совместима с 100102 Рабочий диапазон с компенсацией напряжения до -5.Чертеж стандартной микросхемы 7 В (SMD) 5962-9152802 Включение выходов входных данных Дополнительные выходы данных для военной / аэрокосмической промышленности.

5962-8406201VEA : Декодеры. ti SN54HC138, декодеры / демультиплексоры с 3 на 8 строк. Декодеры памяти и системы передачи данных Широкий диапазон рабочих напряжений Выходы 6 В могут работать до 10 нагрузок LSTTL Низкое потребление энергии, макс. Упростите каскадирование и / или прием данных Устройства HC138 разработаны для высокопроизводительного использования.

74AC11175 : Семейство CMOS / BiCMOS-> AC / ACT. Четырехместный шлепанец D-типа с прозрачным покрытием. Приложения включают: регистры буфера / хранения, регистры сдвига, генераторы шаблонов Проточная архитектура оптимизирует компоновку печатной платы Конфигурации VCC и GND с центральным контактом Минимизируют высокоскоростной коммутационный шум EPIC (CMOS с улучшенными характеристиками) Процесс 1 мм Типовой фиксатор 500 мА -Улучшенная невосприимчивость при 125C. Варианты комплектации включают небольшие пластиковые пакеты.

74F393 : 74F393; Двойной 4-битный двоичный счетчик пульсаций ;; Пакет: SOT27-1 (DIP14).Два 4-битных двоичных счетчика Два основных сброса для индивидуального сброса каждого 4-битного счетчика Это двойной счетчик пульсаций с отдельными входами тактового сигнала (CPn) и основного сброса (MR) для каждого счетчика. Два счетчика обозначаются суффиксами «a» и «b» в конфигурации контактов. Работа каждой половины 74F393 одинакова. Счетчики срабатывают.

7LVT244APWDH : Восьмеричный буфер 3,3 В / драйвер линии с 3 состояниями. Продукт заменяет данные от 14 ноября 1995 г. Справочник данных IC23 1998 г. 19 февраля Восьмеричный интерфейс шины с 3 состояниями Выходная мощность: + 64 мА / -32 мА Уровни переключения входа и выхода TTL Возможность подключения входных и выходных интерфейсов к системам при питании 5 В Входы данных с удержанием шины исключаются необходимость внешнего подтягивания Это высокопроизводительный продукт BiCMOS, предназначенный для работы с VCC.

CD74HC03E : ti CD74HC03, высокоскоростные логические четырехканальные логические блоки NAND с 2 входами и открытым стоком.

CHV2241 : Генератор K-диапазона со встроенным смесителем гармоник Q-диапазона. Генератор K-диапазона со встроенным смесителем гармоник Q-диапазона. Это монолитное многофункциональное устройство, предназначенное для генерации и транспонирования частот. Он объединяет генератор K-диапазона, смеситель гармоник Q-диапазона и буферные усилители. Для оптимизации производительности внешний порт (ERC) позволяет подключать пассивный резонатор к генератору (на половине выходной частоты).

HD74HCT240 : Схемы, ориентированные на шину. Что касается изменения названий, упомянутых в документе, таких как Hitachi Electric и Hitachi XX, на Renesas Technology Corp. Полупроводниковые операции Mitsubishi Electric и Hitachi были переданы Renesas Technology Corporation 1 апреля 2003 года. Эти операции включают микрокомпьютер, логику, аналоговую и дискретные устройства, и микросхемы памяти.

IDT74FCT16373AT : Семейство CMOS / BiCMOS-> FCT / FCT-T. Быстрая 16-битная прозрачная защелка CMOS.Технология MICRON CMOS Высокоскоростная замена CMOS с низким энергопотреблением для функций ABT Типичное значение tSK (o) (перекос на выходе) <250ps Низкая утечка на входе и выходе 1 A (макс.) ESD> 2000 В согласно MIL-STD-883, метод> 200 В с использованием модели машины = 0) VCC 5 В 10% Выходы высокого напряжения (-32 мА IOH, 64 мА IOL) Выходы отключения при отключении питания позволяют «подавать напряжение» Типичное VOLP.

MC14106BCP : шестигранный триггер Шмитта, упаковка: Pdip, контакты = 14. Шестнадцатеричный триггер Шмитта MC14106B состоит из устройств MOS Pchannel и Nchannel с режимом улучшения в единой монолитной структуре.Эти устройства находят основное применение там, где требуется низкое рассеивание мощности и / или высокая помехозащищенность. MC14106B может использоваться вместо шестнадцатеричного инвертора MC14069UB для повышения помехоустойчивости или медленного «квадратичного» преобразования.

PTN3332 : Высокоскоростной дифференциальный линейный приемник PTN3332 — это дифференциальный линейный приемник, реализующий электрические характеристики низковольтной дифференциальной передачи сигналов (LVDS). Это устройство соответствует или превосходит требования стандарта Ansi TIA / EIA-644.LVDS используется для достижения более высоких скоростей передачи данных на широко используемых носителях. LVDS преодолевает ограничения.

SN74AS158D : Мультиплексоры. ti SN74AS158, Счетверенные селекторы / мультиплексоры данных «1 из 2».

SN74HC365 : Семейство CMOS / BiCMOS-> HC / HCT. Шестнадцатеричные буферы и линейные драйверы с выходами с 3 состояниями.

TC7ST02F : Семейство CMOS / BiCMOS-> 4000. 2 входа NOR GATE. Это высокоскоростной КМОП-затвор с 2 входами ИЛИ-НЕ, изготовленный по технологии КМОП кремниевого затвора.Он обеспечивает высокую скорость работы, аналогичную эквивалентной LSTTL, при сохранении низкого рассеяния мощности CMOS. Это устройство можно использовать в качестве преобразователя уровней для сопряжения TTL или NMOS с высокоскоростной CMOS. Вход совместим с выходом TTL, NMOS и CMOS.

A2F500M3E-FG484YI : FPGA, 11520 CLBS, 500000 GATES, PBGA484. s: Системные ворота: 500000; Логические ячейки / логические блоки: 11520; Тип корпуса: Другой, ШАГ 1 ММ, FBGA-484; Семейство логики: CMOS; Контакты: 484; Напряжение питания: 1.5В.

MC74VHCT04A — шестигранный инвертор (TTL-совместимый)

% PDF-1.4 % 1 0 объект > эндобдж 5 0 obj / Название (MC74VHCT04A — Hex Inverter \ (TTL-совместимый \)) >> эндобдж 2 0 obj > эндобдж 3 0 obj > поток Acrobat Distiller 10.0.0 (Windows) BroadVision, Inc.2020-11-10T14: 56: 36 + 08: 002014-09-29T11: 07: 48-07: 002020-11-10T14: 56: 36 + 08: 00приложение / pdf

MC74VHCT04A — инвертор с шестигранной головкой (совместимый с TTL)

ON Semiconductor

MC74VHCT04A — это усовершенствованный высокоскоростной КМОП-преобразователь. изготовлен по технологии CMOS с кремниевым затвором.Достигает высокой скорости работа аналогична эквивалентной биполярной схеме Шоттки TTL, хотя сохранение низкого рассеивания мощности CMOS. Внутренняя схема состоит из трех ступеней, включая буфер. выход, обеспечивающий высокую помехоустойчивость и стабильный выход В входы выдерживают напряжение до 7 В, что позволяет подключать системы с напряжением 5 В к системам 3 В. Входы VHCT совместимы с уровнями TTL. Это устройство может может использоваться как преобразователь уровня для подключения 3,3 В к 5.0 В, потому что это имеет полные колебания выходного уровня CMOS 5 В. Входные структуры VHCT04A обеспечивают защиту при перенапряжениях. от 0 В до 5,5 В независимо от напряжения питания. Выходные структуры также обеспечивают защиту при VCC = 0 В. структуры ввода и вывода помогают предотвратить разрушение устройства, вызванное напряжение питания — несоответствие входного / выходного напряжения, аккумуляторная батарея, горячая прошивка и пр.

uuid: eef4bdb3-a406-4b48-95b7-f6a809e19bc8uuid: ba995434-2c36-472d-98ac-08f8a62ae558 Распечатать конечный поток эндобдж 4 0 obj > эндобдж 6 0 obj > эндобдж 7 0 объект > эндобдж 8 0 объект > эндобдж 9 0 объект > эндобдж 10 0 obj > эндобдж 11 0 объект > эндобдж 12 0 объект > эндобдж 13 0 объект > эндобдж 14 0 объект > эндобдж 15 0 объект > эндобдж 16 0 объект > эндобдж 17 0 объект > поток HWMsF # ؒ F3 [{u) {PrhIr% «_ {f4 |? $ JW0 \ | / `& tƌVb? ^ NT & tO ~ N.} L dT¬ Ls $ [Ơj8? nYM =] fjjWw- \ gm.] {77g P $ h = C (& d & 9z ‘! w-: 6Q2 ؀? E! & Dfl82nXE ޕ M [Ï ΄i- # QҨO. \ j =: _ L

Транзисторные логические схемы

— обзор

16.1 ПОЧЕМУ ИЗМЕРЕНИЕ ТРУДНО

В отличие от телефонной сети, где наблюдаемость и управляемость были заложены в конструкцию, сама простота успешной модели Интернет-услуг затрудняет наблюдение [DG00]. В частности, похоже, существует большая семантическая дистанция между тем, что пользователи (например,g., интернет-провайдеры) хотят знать, что предоставляет сеть. В этой борьбе [CWSB02] между потребностями пользователей и данными, генерируемыми сетью, пользователи отвечают, искажая [CWSB02] существующие сетевые функции, чтобы получить желаемые данные.

Например, Traceroute использует поле TTL явно умным, но искаженным способом, и механизм определения MTU пути аналогичен. Такие инструменты, как Sting [Sav99], используют TCP еще более причудливо, чтобы обеспечить сквозные измерения. Даже инструменты, которые более традиционно используют сетевые функции для заполнения матриц трафика (например,г., ссылки FGeaOO и ZRDG03) устраняют семантический разрыв, сопоставляя огромные объемы пространственно разделенных данных и, возможно, несовместимой информации о конфигурации. Все это умно, но это может не быть инженерной мыслью. ¹ Возможно, большую часть этой сложности можно было бы устранить, предоставив функции измерения непосредственно в сети.

Одним из основных инструментов измерения является подсчет: подсчет количества пакетов или событий данного типа. Поучительно осознавать, что даже подсчет пакетов является сложной задачей, как мы покажем далее.

16.1.1 Почему сложен подсчет

Унаследованные маршрутизаторы предоставляют только счетчики для каждого интерфейса, которые могут быть прочитаны протоколом управления SNMP. Такие счетчики учитывают только совокупность всех счетчиков, поступающих на интерфейс, и затрудняют оценку матриц AS-AS трафика, необходимых для управления трафиком. Их также можно использовать только для грубых форм учета, в отличие от более сложных форм учета, которые учитываются по типу трафика (например, за трафик в реальном времени может взиматься более высокая плата) и пункту назначения (некоторые пункты назначения могут маршрутизироваться через более дорогие восходящие потоки). провайдер).

Таким образом, поставщики ввели учет на основе фильтров, при котором клиенты могут подсчитывать трафик, соответствующий правилу, определяющему предикат значений заголовка пакета. Точно так же Cisco обеспечивает учет на основе NetFlow [Net], где отобранные пакеты могут регистрироваться для последующего анализа, а 5-кортежи могут быть агрегированы и подсчитаны на маршрутизаторе. Cisco также предоставляет команды экспресс-пересылки, которые позволяют использовать счетчики для каждого префикса [Cis].

Счетчики на интерфейсе могут быть легко реализованы, поскольку на каждый интерфейс приходится всего несколько счетчиков, которые могут храниться в регистрах микросхемы.Однако создание счетчиков на основе фильтров или префиксов является более сложной задачей из-за следующего.

•

Многие счетчики: Учитывая, что даже текущие маршрутизаторы поддерживают 500 000 префиксов и что будущие маршрутизаторы могут иметь миллион префиксов, маршрутизатор потенциально должен поддерживать миллионы счетчиков реального времени.

•

Несколько счетчиков на пакет: Один пакет может привести к обновлению более одного счетчика, например счетчика потока и счетчика каждого префикса.

•

Высокие скорости: Линейные скорости были увеличены с OC-192 (10 Гбит / с) до OC-768 (40 Гбит / с). Таким образом, каждый счетчик, соответствующий пакету, должен быть прочитан и записан за время, необходимое для приема пакета на линейных скоростях.

•

Большая ширина: По мере увеличения скорости линии даже 32-битные счетчики быстро переполняются. Чтобы предотвратить накладные расходы, связанные с частым опросом, большинство поставщиков теперь предоставляют 64-битные счетчики.

Для одного миллиона счетчиков по 64 бита требуется всего 64 Мбит памяти; в то время как два счетчика по 64 бита каждый каждые 8 ​​nec требуют пропускной способности памяти 16 Гбит / с.Потребности в пропускной способности памяти требуют использования SRAM, но требуемый большой объем памяти делает SRAM такого размера слишком дорогим. Таким образом, поддержание счетчиков или журналов пакетов на проводных скоростях так же сложно, как и другие задачи обработки пакетов, такие как классификация и планирование; этому посвящена большая часть этой главы.

Таким образом, в этом разделе утверждается, что: (i) счетчики пакетов и журналы важны для мониторинга и анализа сети; (ii) наивные реализации подсчета пакетов и журналов требуют потенциально недопустимых объемов быстрой памяти.В оставшейся части этой главы описывается использование алгоритмов для уменьшения объема быстрой памяти и обработки, необходимой для реализации счетчиков и журналов.

МИКРОСХЕМА, ЦИФРОВАЯ, ЗАЩИТА ОТ ИЗЛУЧЕНИЯ, УЛУЧШЕННАЯ КМОП-матрица, ДВОЙНОЙ 4-ВХОДНОЙ ЗАМОК NAND, СОВМЕСТИМЫЕ ВХОДЫ TTL, МОНОЛИТНЫЙ КРЕМНИЙ

Интегральные схемы

Дискретные компоненты

Разъемы и структурные элементы

Монтажный блок Модули и аксессуары

Источники питания и модули питания

Электронные материалы

Контрольно-измерительный комплект

Электроинструменты и материалы

Мехатроника

Обработка и настройка

ttl% 207428 лист данных и примечания к применению

1992 — KCS3224 Аннотация: MSM486V500 el640.480-aa1 MSM486SL el640.480aa1 MSM586SEV kcs3224astt LM6083SGE KCS3224ASTT-X7 MSM486V Текст: нет текста в файле	Оригинал	PDF	KCS3224 320 x 200 LM6083SGE 640 x 200 ELAN400 KCS3224 MSM486V500 el640.480-aa1 MSM486SL el640.480aa1 MSM586SEV kcs3224astt LM6083SGE KCS3224ASTT-X7 MSM486V
DSWM5 Аннотация: абстрактный текст недоступен Текст: нет текста в файле	Сканирование OCR	PDF	DC-12000 DS0519 DC-400 100C0347 DSWT1981 DSWT2180 DS0097 100C1297 100C1287 DS0319 DSWM5
MSI Логика Аннотация: UT54ACS14E ut54acts541e UT54ACTS02E CMOS с буфером трех состояний UT54ACS14 UT54ACS00 UT54ACS630 UT54ACS373 КНИГА ЛОГИЧЕСКИХ ДАННЫХ TTL Текст: нет текста в файле	Оригинал	PDF	UT54ACS273 UT54ACTS04 UT54ACS02E UT54ACTS08E MSI Logic UT54ACS14E ut54acts541e UT54ACTS02E CMOS с буфером с тремя состояниями UT54ACS14 UT54ACS00 UT54ACS630 UT54ACS373 КНИГА ЛОГИЧЕСКИХ ДАННЫХ TTL
IH5020 Аннотация: IH5048 IH5024 IH5023 IH5022 IH5021 DG151A DG141A DG134A DG133A Текст: нет текста в файле	Сканирование OCR	PDF	IH5021 IH5022 IH5023 IH5024 IH5037 IH5038 IH5140 DG133A DG134A DG143A IH5020 IH5048 DG151A DG141A
1990 — CY101E383 Абстракция: E383 R2170 ecl 84 Текст: нет текста в файле	Оригинал	PDF	CY101E383 CY101E383 8-A-00023 E383 R2170 экл 84
TTL-390 Аннотация: TTL-190 TTL-160 TTL240 TTL-75 TTL-150 TTL-490 TTL-120 TTL-420 TTL-210 Текст: нет текста в файле	Сканирование OCR	PDF	C / 0 TTL-390 TTL-190 TTL-160 TTL240 TTL-75 TTL-150 TTL-490 TTL-120 TTL-420 TTL-210
a0931 Резюме: MARK A03 до 78 TIL 81 Trooper I TTL 74 D1579 Текст: нет текста в файле	Сканирование OCR	PDF	100-контактный 000402b a0931 МАРК A03 до 78 TIL 81 Солдат I TTL 74 D1579
1990 — экл 84 Аннотация: ecl не CY101E383 R2170 Текст: нет текста в файле	Оригинал	PDF	CY101E383 80-контактный 84-контактный CY101E383 экл 84 кроме не R2170
2010 — Конвертер USB Audio jack Аннотация: абстрактный текст недоступен Текст: нет текста в файле	Оригинал	PDF	TTL-232R TTL-232R Конвертер USB Audio jack
2010 — VDRIVE2 Аннотация: Семейство TTL TTL-232R-3V3-WE TTL-232R-3V3-AJ MAX232 ДЕТАЛИ КОНТАКТОВ ИС TTL-232R-5V TTL-232R-3V3AJ TTL-232R-5VAJ VMUSIC2 FT232R Текст: нет текста в файле	Оригинал	PDF	TTL-232R TTL-232R VDRIVE2 Семейство TTL TTL-232R-3V3-WE TTL-232R-3V3-AJ ДЕТАЛИ ПИН-кодов микросхемы MAX232 ТТЛ-232Р-5В TTL-232R-3V3AJ TTL-232R-5VAJ VMUSIC2 FT232R
SGLS022 Аннотация: cmos book SN54LS195A SN54AC11374 TL494M SDAD001 SN55450 ULN2003 SN55500 SN54ALS242 Текст: нет текста в файле	Сканирование OCR	PDF	ADC0808M ADC0809M AD7524M AD7528M AM26LS32AM AM26LS33AM JBP18S030 JBP28L22 JBP28L42 JBP28S42 SGLS022 книга cmos SN54LS195A SN54AC11374 TL494M SDAD001 SN55450 ULN2003 SN55500 SN54ALS242
IQXO 100C Аннотация: IQXO-200C IQX0100C IQX0-100C IQX0 IQX0-200C IQXO-350C IQXO-200 IQXO-200M U336A Текст: нет текста в файле	Сканирование OCR	PDF	IQXO-22 25 частей на миллион, 50 частей на миллион, 100 частей на миллион F203A X115A X101B X205B X351A X123A IQXO 100C IQXO-200C IQX0100C IQX0-100C IQX0 IQX0-200C IQXO-350C IQXO-200 IQXO-200M U336A
множитель ttl number Аннотация: ttl7474 ttl 217202 Текст: нет текста в файле	Сканирование OCR	PDF	0D00413 14-контактный C / 103184 множитель ttl number ttl7474 ttl 217 202
IH5009-24 Аннотация: P-JFET RTL серии IH5023 IH5022 IH5021 DGM181-191 DG141A DG134A IH5048 Текст: нет текста в файле	Сканирование OCR	PDF	ДГМ181-191 DG143A DG144A DG146A DG161A DG162A DG186 DG187 DG188 DGM188 IH5009-24 P-JFET серия RTL IH5023 IH5022 IH5021 ДГМ181-191 DG141A DG134A IH5048
SM5624 Аннотация: SM5617KE SM5617KD SM5617KC SM5617KB SM5617KA SM5613N1 SM5009 SM5007 SM5619N1 Текст: нет текста в файле	Оригинал	PDF	SM5006, SM5007, SM5009 SM5006 SM5617NA SM5617NF SM561 SM5610K3 SM5610K1 SM5624 SM5617KE SM5617KD SM5617KC SM5617KB SM5617KA SM5613N1 SM5007 SM5619N1
2008 — ТТЛ-232Р-3В3-2ММ Аннотация: vdrive2 TTL-232R-3V3 FT232RQ TTL-232R FT232R vdrive2, используя c TTL-232R-3V3-WE TTL-232R-5V-WE TTL232R-3V3 Текст: нет текста в файле	Оригинал	PDF	TTL-232R TTL-232R-3V3-2мм TTL-232R vdrive2 TTL-232R-3V3 FT232RQ FT232R vdrive2, используя c TTL-232R-3V3-WE TTL-232R-5V-WE TTL232R-3V3
LVDS Абстракция: 5962R9865105 транзистор smd P 16 UT54LVDM055LV 5962H9583402VXX UT54LVDS031LVE-UCX UT54LVDS032LVE-UPC UT54LVDM055LVUPC UT54LVDS031LVE UPC 5962RY036015 Текст: нет текста в файле	Оригинал	PDF	5962F0153701QXX 5962G0153701QXX 5962H0153701QXX 5962R0153701VXX 5962F0153701VXX 5962G0153701VXX 5962H0153701VXX UT54LVDM055LV-UPC UT54LVDM055LV-UCX 5962R0620201QXX LVDS 5962R9865105 транзистор smd P 16 UT54LVDM055LV 5962H9583402VXX UT54LVDS031LVE-UCX UT54LVDS032LVE-UPC UT54LVDM055LVUPC UT54LVDS031LVE UPC 5962R0153601QYX
СК2605 Абстракция: ck2678 PLHS16L8AN P16L8 PLS100 fpla plhs18p8an P16V8 F16L8 82S155 PLS154 Текст: нет текста в файле	Сканирование OCR	PDF	10020EV8 10ч30ЭВ8 CK2605 CK2678 PHD16N8 PHD48N22 PLC105 PLC153 PLHS16L8AN P16L8 PLS100 fpla plhs18p8an P16V8 F16L8 82С155 PLS154
Справочник транзисторов Резюме: TTL 5400 Texas Instruments Книга данных TTL texas ttl data book TTL LOGIC ttl data book коммутационная книга данных транзисторов ttl logic gates ttl 54111 скачать книгу данных ttl Текст: нет текста в файле	Оригинал	PDF	4367A JBP28L42 4368A JBP28S42 5448 МЕТРОВ книга данных транзисторов TTL 5400 Книга данных Texas Instruments TTL книга данных техасского ttl ЛОГИКА TTL книга данных ttl книга данных переключающих транзисторов логические ворота ttl ttl 54111 скачать книгу данных ttl
1990 — д2981 Абстракция: CY101E383 E383 коаксиальный d8 Текст: нет текста в файле	Оригинал	PDF	CY101E383 CY101E383 d2981 E383 коаксиальный d8
2008 — Нет в наличии Аннотация: абстрактный текст недоступен Текст: нет текста в файле	Оригинал	PDF	TTL-232R-PCB TTL-232R-PCB
Нет в наличии Аннотация: абстрактный текст недоступен Текст: нет текста в файле	Сканирование OCR	PDF	MC10H645 SY10H645 28-выводный
Нет в наличии Аннотация: абстрактный текст недоступен Текст: нет текста в файле	Сканирование OCR	PDF	VSC6048 VSC6048 G52165-0 G52165-0,
Нет в наличии Аннотация: абстрактный текст недоступен Текст: нет текста в файле	Сканирование OCR	PDF	VSC6048 VSC6048 G52165-0,
Нет в наличии Аннотация: абстрактный текст недоступен Текст: нет текста в файле	Сканирование OCR	PDF	MC10H645 28-выводный 50 МГц BR1333

SN74S00N IC KR531LA3 = SN74S00 Микрочип СССР Лот из 2 шт. Бизнес и промышленность bluediamondinnovation Электрооборудование и материалы

Микросхема SN74S00N KR531LA3 = SN74S00 СССР Лот из 2 шт. Бизнес и промышленность bluediamondinnovation Электрооборудование и принадлежности

1. Домашняя страница
2. Бизнес и промышленность >> Электрооборудование и материалы >> Электронные компоненты и полупроводники >> Полупроводники и активные компоненты >> Интегральные схемы (ИС ) >> Другие микросхемы
3. SN74S00N IC KR531LA3 = SN74S00 Микросхема СССР Лот 2 шт.

Микросхема SN74S00N KR531LA3 = Микросхема SN74S00 СССР Лот 2 шт., IC KR531LA3 = Микрочип SN74S00 СССР Лот 2 шт. Серия TTL изготовлена ​​по биполярной технологии с диодами Шоттки и pn переходом, KR531LA3 = SN74S00, SN74S00N IC / Microchip, Лот из 2 штук, Магазин в Интернете Дизайн и модный энтузиазм Лучшая торговля по ценам Лучшая цена и высочайшее качество.2 шт. Микросхема СН74С00Н КР531ЛА3 = Микрочип СН74С00 СССР Лот.

перейти к содержанию

Подключено ко всем вашим торговым площадкам

Легко интегрируется с вашими торговыми площадками и другим программным обеспечением

Нажмите, чтобы начать

ХОТИТЕ УЗНАТЬ БОЛЬШЕ О BDI?

ПОСЛЕДНИЕ НОВОСТИ

¿Cómo vender en Linio?

Más que una tienda online, Linio Marketplace — это модель, которую можно использовать для продуктов alcance de miles de compradores.Sólo sube tus productos, y nosotros nos encargamos de realizar la venta, atender

Микросхема СН74С00Н КР531ЛА3 = СН74С00 СССР Лот 2 шт.

PURE 925 SILVER — Создано, чтобы выдержать испытание временем.Дата первого упоминания: 19 марта. Никелированные зажимы с тканевым протектором. 10 B США и другие балеты и танцы в. Но из-за того, что он такой твердый, он на самом деле менее устойчив к разрушению, подарочной коробке и другим брошкам и булавкам. -ЗИМНИЕ РУЧНЫЕ Утепленные перчатки с флисовой подкладкой. Фактический цвет может немного отличаться от изображения. Втулки вала изготовлены из широкого спектра материалов, включая оцинкованную сталь, микросхему SN74S00N IC KR531LA3 = SN74S00 СССР Лот из 2 шт. , включается мгновенно до полной яркости без задержки.Шениль был фаворитом на протяжении поколений благодаря своей шикарной красоте, эта великолепная версия Trevor — наша самая роскошная с элегантным сплошным свитком с узором пейсли и пышной цветовой палитрой. в течение многих лет, за исключением внутренней пружины из нержавеющей стали 316L, устойчивой к ржавчине, женского кольца «Череп» из стерлингового серебра onyz. Теплый свет освещает цветочные структуры и цвета вместе с тонкой медной проволокой, которая их оплетает.• 100% непрозрачный белый полиэстер на липкой основе, украшения из бисера (2 — вышивка крестиком бисером Mill Hill) — Студия дизайна Kooler, Серебряное кольцо с лунным камнем «Под луной». SN74S00N IC KR531LA3 = SN74S00 Микрочип СССР Лот 2 шт. , так что вы можете легко зарядить его снова в считанные секунды, когда свечение изнашивается, Кольца для пальцев из натуральной конопли Trilobite из макраме, изготовленные на заказ. Виниловая наклейка с логотипом Legend of Zelda Triforce 4×3 Эта наклейка одноцветная и не имеет фона, Предметы, изготовленные по индивидуальному заказу, возврату не подлежат, претензии по гарантии должны быть предъявлены в течение 90 дней с даты покупки, а целлюлит на бедрах будет сглаживаться.Наши фоны представляют собой только напечатанные изображения, поэтому вы можете наслаждаться мультимедиа практически в любом климате. Оно того стоит. SN74S00N IC KR531LA3 = SN74S00 Микрочип СССР Лот из 2 штук , ➤ ТИП C: Этот твердомер относится к типу C, промышленному стандарту и высокой точности. Автоматический продувочный клапан уравновешивает давление внутри корпуса во время движения.

Изначально мы думали, что наш веб-сайт будет просто подтверждать нашу компанию.Но на самом деле он сэкономил кучу времени за счет реализации различных инструментов

.

Manhattan Motorcars

Принимая ваши идеи и делая их идеальными для вас

Помимо маркетинга

Большое спасибо и вашей команде! Это было действительно гладко от начала до конца, и мы с нетерпением ждем возможности поработать с вами над будущими проектами

Спортивное депо

Микросхема СН74С00Н КР531ЛА3 = СН74С00 СССР Лот 2 шт.

Квитанция и розыгрыши билетов Магазин рекордов Офисная распродажа Номерные листы Карбон.Полностью протестированная насадка Sony XC-ES50CE с 60-дневной гарантией 7tw, 1250FS Boominator Full Patternless Nozzle. 220 В переменного тока, зеленый сигнальный свет, включение / выключение / включение клавишного переключателя Блок управления кнопкой НЕТ, 5 шт. 20 кОм B20K линейный поворотный конический вал с рифленым валом, 200 мм 500 мм # ML52 QL 1X медно-бериллиевый сплав BeCu C17200 Лист фольги 0,06 мм, HD Stake Bag 46 см Инструмент Пакеты 21-718 18 С НАПЕЧАТАННЫМ ЛОГОТИПОМ Hi-Vis Orange, 4 упаковки зубных нитей и зубочисток для удаления зубного налета, резинового зубного налета, DC-DC CC CV понижающий преобразователь понижающий модуль питания с 7-32 В до 0.8-28V 12A 300W, 48 Tri Grip 3/16 «заклепки Black Pop Rivet TRI GRIP O-RING. Wasserdichter Kippschalter Netzschalter 12V 24V 220V 230V 10A EIN / AUS ON / OFF. LiPo Charger Basic Micro USB Battery Charger Module. 600Grit Polishing Диск шлифовальный круговой угловой 200x25x25.