Задания по вариантам:

1. Спроектировать четырехразрядный сумматор с последовательным переносом;
2. Спроектировать цифровую схему сравнения двухразрядных двоичных чисел А<B;
3. Спроектировать цифровую схему сравнения двухразрядных двоичных чисел А>B
4. Спроектировать цифровую схему сравнения двухразрядных двоичных чисел А=B;

Полный одноразрядный сумматор

Связь между двоичной арифметикой и алгеброй логики позволяет реализовать логические схемы основных элементов процессора и памяти компьютера.

Сумматор — это устройство, предназначенное для сложения двоичных чисел.

Рассмотрим сначала более простое устройство – полусумматор.

Построим таблицу истинности для устройства реализующего арифметическую операцию сложения. Операция «+» бинарная, поэтому полусумматор должен иметь два входа (A и B). В результате сложения двух одноразрядных двоичных чисел может получиться двухразрядное число (с переносом в следующий разряд). Значит, устройство должно иметь два выхода (P — перенос в следующий разряд, S — результат, остающийся в текущем разряде).

По данной таблице истинности построим СДНФ (см. алгоритм построения СДНФ):

1. Для переноса в старший разряд: P = A ∧ B
2. Для текущего разряда: S = ¬ A ∧ B ∨ A ∧ ¬ B

Преобразуем логическую формулу для S:
(¬ A • B) + (A • ¬ B) = (¬ A • A) + ( ¬ A • B) + (A • ¬ B) + (¬ B • B) =
= ¬ A • (A + B) + ¬ B • (A + B) = (A + B) • ¬ (A • B)

С учетом формулы для переноса имеем:
S = (A + B) • ¬ (A • B) = (A + B) • ¬ P

Таким образом, полусумматор можно построить, используя четыре простейших логических элемента: два конъюнктора, дизъюнктор и инвертор (см. рис.1, слева показано условное обозначение полусумматора):

Итак, получено устройство, реализующее суммирование одноразрядных двоичных чисел без учета переноса из младшего разряда.

Для реализации полного одноразрядного сумматора необходимо учесть перенос из младшего разряда (P₀). Поэтому сумматор должен иметь три входа. Построим таблицу истинности для устройства с учетом третьего входа:

Построим СДНФ для выхода P (перенос в старший разряд):
P =(¬ A ∧ B ∧ P₀) ∨ (A ∧ ¬ B ∧ P₀) ∨ (A ∧ B ∧ ¬ P₀) ∨ (A ∧ B ∧ P₀)
Преобразуем:
1) (A ∧ B ∧ ¬ P₀) ∨ (A ∧ B ∧ P₀) = (A ∧ B) ∧ (¬ P₀ ∨ P₀) = A ∧ B
Имеем, P = (¬ A ∧ B ∧ P₀) ∨ (A ∧ ¬ B ∧ P₀) ∨ (A ∧ B)
2) (¬ A ∧ B ∧ P₀) ∨ (A ∧ B) = B ∧(¬ A ∧ P₀ ∨ A) = B ∧ (¬ A ∨ A ) ∧ (P₀ ∨ A) =
= B ∧ (P₀ ∨ A) = (B ∧ P₀) ∨ (A ∧ B)
Имеем, P = (A ∧ ¬ B ∧ P₀) ∨ (B ∧ P₀) ∨ (A ∧ B)
3) (A ∧ B) ∨ (A ∧ ¬ B ∧ P₀) = A ∧ (B ∨ ¬ B ∧ P₀) = A ∧ (B ∨ ¬ B)(B ∨ P₀) =
= A ∧ (B ∨ P₀) = (A ∧ B) ∨ (A ∧ P₀)
Таким образом, для переноса в старший разряд получили:
P = A ∧ B ∨ A ∧ P₀ ∨ B ∧ P₀

Проанализируем таблицу истинности для выхода S. Значение S отлично от нуля в том случае, если единица поступает ровно на один вход (при этом на двух других входах фиксируется ноль), или на все три входа сразу, т. е.:
S = ¬ (A ∧ B ∨ A ∧ P₀ ∨ B ∧ P₀) ∧ (A ∨ B ∨ P₀) ∨ (A ∧ B ∧ P₀)

С учетом формулы для переноса в старший разряд, имеем:
S = ¬ P ∧ (A ∨ B ∨ P₀) ∨ (A ∧ B ∧ P₀)

Таким образом, одноразрядный двоичный сумматор можно реализовать с помощью следующей схемы (см. рис. 2, слева показано условное обозначение сумматора), которая соответствует полученным логическим формулам (1) и (2).

Заметим, что логические функции P и S можно выразить с помощью других формул. В таком случае для одноразрядного двоичного сумматора потребуется другая логическая схема.

Сумматоры Суммирование двоичных чисел | Основы электроакустики

Сумматором называется комбинационное цифровое уст-ройство, предназначенное для выполнения операции арифмети-ческого сложения чисел, представленных в виде двоичных кодов. Сумматоры используются в операциях суммирования и вычитания чисел, а также составляют основу умножения и деления чисел. По принципу обработки разрядов чисел различают после-довательные и параллельные сумматоры. В последовательных сумматорах сложение чисел осуществляется поразрядно, после-довательно, в параллельных – все разряды обрабатываются одновременно. По числу выводов различают полусумматоры, одноразрядные сумматоры и многоразрядные сумматоры. Полусумматоры и одноразрядные сумматоры. Cложение двух одноразрядных двоичных чисел характеризуется таблицей сложения (таблицей истинности), в которой отражаются значения входных чисел А и В, значение результата суммирования S и значение переноса в старший разряд Р (рис. 22.1).

Рис. 22.1. Таблица истинности полусумматора

Работа устройства, реализующего таблицу истинности, описывается следующими уравнениями:

S=A*B+A*B = A * B,    P=A*B.          (22.1) 

Очевидно, что по отношению к столбцу S реализуется логическая функция «исключающее ИЛИ». Устройство, реализующее таблицу, называют полусумматором, и оно имеет логическую структуру, изображенную на рис. 22.2.

Рис. 22.2. Логическая структура полусумматора (а) и его условное обозначение (б) 

Поскольку полусумматор имеет только два входа, он может использоваться для суммирования лишь в младшем разряде.

При суммировании двух многоразрядных чисел для каждого разряда (кроме младшего) необходимо использовать устройство, имеющее дополнительный вход переноса. Такое устройство (рис. 22.3) называют полным сумматором и его можно представить как объединение двух полусумматоров (РВХ – дополнительный вход переноса). Сумматор обозначают через SM.

Рис. 22.3. Логическая структура полного сумматора (а) и его таблица истинности (б)

Многоразрядные сумматоры. Соединяя определенным образом полусумматоры и полные сумматоры друг с другом, получают устройство для выполнения сложения нескольких разрядов двоичных чисел.

В качестве примера рассмотрим устройство для сложения двух трехразрядных двоичных чисел А2A1А0 и В2В1B0, где А0 и В0 – младшие разряды двоичных чисел (рис. 22.4).

Рис. 22.4. Трехразрядный сумматор

На выходах S1 – S3 формируется код суммы чисел А2А1А0 и В2В1В0, а на выходе Р3 – сигнал переноса в следующую микросхему, так как при сложении двух трехразрядных двоичных чисел может получиться четырехразрядное число.

Рассмотренный сумматор называется параллельным сумматором.

В виде интегральных микросхем выпускаются одноразрядные, двух­разрядные и четырехразрядные двоичные сумматоры. Для примера приведены схемы сумматоров, выпускаемых промышленностью (рис. 22.5).

Рис. 22.5. ИМС сумматоров: а) К155ИМ5, б) К555ИМ6, в) К555ИМ7

Сумматор – для новичков в радиоделе

Арифметические операции сложения, вычитания, умножения и деления чисел в двоичном представлении осуществляли специальные цифровые микросхемы Позже  появились микросхемы, которые назывались АЛУ – арифметико-логические устройства

Вот пример сложения двух чисел

Рис 1313 Работа микросхемы 7482

Рассматривая входы А и В, как разряды двух чисел, вы без труда найдёте, какие операции были проделаны с этими числами Это сумматор двух двухразрядных чисел Есть в серии 155 и сумматор четырёхразрядных чисел

Рис 1314 Работа микросхемы 74283

Как происходит сложение двух чисел «внутри» сумматоров Рассмотрим следующую конструкцию из двух базовых элементов

Рис 1315 Псевдо сложение с помощью базовых элементов

Два одноразрядных числа А и В складываются на входах микросхемы U1:B Результат сложения отображается на выходах обеих микросхем Пока мы складываем 1 и 0, складываем 1 и 1, мы получаем правильный результат Неприятности начинаются со сложения 0 и 0

Помочь этой беде может микросхема «Исключающего ИЛИ» Её можно собрать из базовых микросхем

Рис 1316 Сложение двух одноразрядных чисел

Теперь два числа А и В складываются правильно, а результат отображается  на выходе микросхемы U1A (для разнообразия я использую программу Multisim) Но что произойдёт, если мы сложим две единицы Давайте сложим И обратим внимание на выход второй микросхемы

Рис 1317 Сложение двух одноразрядных чисел с двухразрядным выходом

Да, мы можем складывать 0 и 1, даже две 1, но этого мало Из этого не получится даже самый простой калькулятор Чтобы развить операцию сложения, можно поступить следующим образом:

Рис 1318 Создание базового элемента сумматора

Используя два таких базовых элемента, мы можем собрать сумматор для двухразрядных чисел

Рис 1319 Сумматор двухразрядных чисел И мы можем проверить его работу

Рис 1320 Проверка работы двухразрядного сумматора в Multisim

Понятно, что для увеличения разрядности слагаемых и суммы, достаточно добавить ещё один базовый элемент сумматора Это сложение, а как быть с вычитанием

Для вычитания нужно сложить число с обратным числом к вычитаемому с добавлением единицы Последнее достигается подачей единицы на вход переноса (C0 для микросхемы сумматора 74283) Повторим сложение в примере для этой микросхемы, заменив сложение двух числе А и В вычитанием В из А Для получения обратного числа достаточно его проинвертировать

Рис 1321 Вычитание одного числа из другого

Очень  часто,  когда  я  рассказывал  о  цифровых  микросхемах,  я  не  мог  обойтись  без  слова

«логический» В чём дело

Источник: Гололобов ВН,- Самоучитель игры на паяльнике (Об электронике для школьников и не только), – Москва 2012

Сумматоры и вычитатели — Workbench

Полным сумматором называется схема, реализующая сложение двух бит какого-либо разряда слагаемых, представленных в двоичном виде, и бита переноса из предыдущего разряда. В соответствии со своим назначением такая схема должна иметь три входа — по одному входу для бит текущего разряда двух слагаемых и один вход для бита переноса из предыдущего разряда, и два выхода представляющих собой бит суммы и бит переноса в следующий разряд. Одна из возможных схем полного сумматора представлена на рисунке.

Рисунок 1. Полный сумматор

Задание:

1. Соберите приведенную схему и проверьте ее работу.

Очень часто некоторая комбинация электронных компонентов используется достаточно широко в разнообразных приложениях, особенно если она представляет собой функционально законченный модуль. В таких случаях электронная промышленность осваивает выпуск готовой микросхемы, представляющей собой такое функционально законченное устройство, пригодное к непосредственному применению при построении более сложных схем. Нечто аналогичное доступно и в Electronics Workbench, где имеется возможность создавать свои схемы, сохранять их в виде компонентов и затем использовать многократно при разработке других схем.

Задание:

2. Выделите в собранной схеме полного сумматора элементы, находящиеся в пределах прямоугольника, показанного на нижеследующем рисунке.

Рисунок 2. Выделение элементов схемы полного сумматора

3. Выберите в меню пункт «Circuit» и далее подпункт «Subcircuit«. В появившемся диалоговом окне задайте имя своей схемы, например «Sum», и щелкните на кнопке «Copy … «. В результате этого появится дополнительный элемент «Sum» с пятью выводами, доступный в окне элементов «Custom», появляющийся при выборе крайней левой кнопки выбора типов элементов. Этот элемент может использоваться при построении схем также как и другие элементы Electronics Workbench. Например, соберите с помощью только что созданного элемента схему, реализующую суммирование двух трех битовых чисел, как показано на рисунке и проверьте ее работу.

Рисунок 3. Схема сумматора трехбитовых двоичных чисел

Небольшое усовершенствование полного сумматора позволяет получить схему, обеспечивающую как сложение, так и вычитание двух бит двоичного разряда с учетом бита переноса из предыдущего разряда. Тип выполняемой операции определяется уровнем сигнала на дополнительном входе.

4. Соберите схему сумматора/вычитателя, представленную на рисунке и проверьте ее работу.

Рисунок 4. Схема сумматора/вычитателя

5. Методом, описанным выше, создайте новый компонент «Sub», содержащий схему, очерченную прямоугольником на нижеследующем рисунке.

Рисунок 5. Выделение элементов схемы сумматора/вычитателя

6. С помощью только что созданного элемента соберите схему трех битового сумматора/вычитателя, показанного на рисунке и позволяющего как складывать, так и вычитать двоичные числа.

Рисунок 6. Схема сумматора/вычитателя трехбитовых двоичных чисел

Дистанционное обучение в Екатеринбурге

Сумматор

Сумматор — в кибернетике — устройство, преобразующее информационные сигналы в сигнал, эквивалентный сумме этих сигналов; устройство, производящее операцию сложения.

1. История
1673 год — Лейбниц создал механический калькулятор, в котором был механический цифровой десятичный сумматор на механическом счётчике.
1938 год — в телефонной компании Bell Laboratories создали первый электронный двоичный сумматор, автором идеи был Джордж Штибиц.
1623 год и 1624 год — Вильгельм Шиккард в двух письмах Кеплеру описывает считающие часы, в которых одной из трёх главных частей был механический десятичный 6-разрядный сумматор.
1645 год — Паскаль создал механическую суммирующую машину «Паскалину» с механическим десятичным сумматором.

2. Классификация сумматоров
В зависимости от формы представления информации различают сумматоры аналоговые и цифровые.
По способу реализации
электронные.
электромеханические.
механические.
пневматические.
По системе счисления
Шестнадцатеричные
Четверичные
Троичные
Двоичные
Восьмеричные
Десятеричные десятичные

2.1. Классификация сумматоров По способу реализации
электронные.
электромеханические.
механические.
пневматические.

2.2. Классификация сумматоров По архитектуре
Полусумматоры — бинарные двухоперандные сумматоры по модулю с разрядом переноса, характеризующиеся наличием двух входов, на которые подаются одноимённые разряды двух чисел, и двух выходов: на одном реализуется арифметическая сумма по модулю в данном разряде, на другом — перенос в следующий старший разряд.
Накапливающие сумматоры — снабжённые собственной внутренней памятью.
Полные сумматоры — тринарные трёхоперандные сумматоры по модулю с разрядом переноса, характеризующиеся наличием трёх входов, на которые подаются одноимённые разряды двух складываемых чисел и перенос из предыдущего более младшего разряда, и двумя выходами: на одном реализуется арифметическая сумма по модулю в данном разряде, на другом — перенос в следующий более старший разряд. Такие сумматоры изначально ориентированы только на показательные позиционные системы счисления.
Четвертьсумматоры — бинарные двухоперандные сумматоры по модулю без разряда переноса, характеризующиеся наличием двух входов, на которые подаются два одноразрядных числа, и одним выходом, на котором реализуется их арифметическая сумма по модулю.

2.3. Классификация сумматоров По способу действия
Параллельные многоразрядные, в которых слагаемые складываются одновременно по всем разрядам, и для каждого разряда имеется своё оборудование.
Параллельнопоследовательные, в которых одновременно параллельно последовательно складываются несколько разрядов пары чисел.
Последовательные одноразрядные, в которых обработка разрядов чисел ведётся поочерёдно, разряд за разрядом, на одном и том же одноразрядном оборудовании.

2.4. Классификация сумматоров По способу организации переноса
Сумматор с условным сложением Conditional sum adder.
С переключением переноса с выбором переноса Carry-select adder.
С сохранением переноса Carry-save adder.
С последовательным переносом Ripple-carry adder, Схема последовательного переноса.
С ускоренным групповым переносом с предвидением переноса Carry-lookahead adders, CLA-adders.
С пропуском переноса Carry-skip adder.

2.5. Классификация сумматоров По системе счисления
Шестнадцатеричные
Четверичные
Троичные
Двоичные
Восьмеричные
Десятеричные десятичные

3. Двоичный сумматор
Двоичный сумматор может быть описан тремя способами:
графическим, в виде логической схемы.
табличным, в виде таблицы истинности,
аналитическим, в виде формулы СДНФ,
Так как формулы и схемы могут тождественно преобразовываться, то, одной таблице истинности двоичного сумматора могут соответствовать множества различных логических формул и логических схем. Поэтому, с точки зрения получения результата без учёта затрат времени на вычисление суммы, табличный способ определения двоичного сумматора является основным. Обычное табличное и обычное формульное описание сумматора не учитывают времена задержек в реальных логических элементах и не годятся для определения быстродействия реальных сумматоров.
Единица переноса возникает в 4 случаях из 8.
СДНФ суммы по модулю 2: S i = f = x 2 ¯ ⋅ x 1 ¯ ⋅ x 0 ∨ x 2 ¯ ⋅ x 1 ⋅ x 0 ¯ ∨ x 2 ⋅ x 1 ¯ ⋅ x 0 ¯ ∨ x 2 ⋅ x 1 ⋅ x 0 {\displaystyle S_{i}=\mathbf {f} x_{2},x_{1},x_{0}={\overline {x_{2}}}\cdot {\overline {x_{1}}}\cdot {x_{0}}\vee {\overline {x_{2}}}\cdot {x_{1}}\cdot {\overline {x_{0}}}\vee {x_{2}}\cdot {\overline {x_{1}}}\cdot {\overline {x_{0}}}\vee {x_{2}}\cdot {x_{1}}\cdot {x_{0}}}
СДНФ бита переноса: P i = f = x 2 ¯ ⋅ x 1 ⋅ x 0 ∨ x 2 ⋅ x 1 ¯ ⋅ x 0 ∨ x 2 ⋅ x 1 ⋅ x 0 ¯ ∨ x 2 ⋅ x 1 ⋅ x 0 {\displaystyle P_{i}=\mathbf {f} x_{2},x_{1},x_{0}={\overline {x_{2}}}\cdot {x_{1}}\cdot {x_{0}}\vee {x_{2}}\cdot {\overline {x_{1}}}\cdot {x_{0}}\vee {x_{2}}\cdot {x_{1}}\cdot {\overline {x_{0}}}\vee {x_{2}}\cdot {x_{1}}\cdot {x_{0}}}
Схема, которая обеспечивает сложение двух однобитных чисел А и В без получения бита переноса из предыдущего разряда называют полусумматором. Полусумматор имеет 4 сигнальных линии: два входа для сигналов, представляющих одноразрядные двоичные числа А и В, и два выхода: сумма А и В по модулю 2 S и сигнал переноса в следующий разряд P. При этом S наименее значимый бит, а P наиболее значимый бит.
Объединив два полусумматора и добавив дополнительную схему ИЛИ, можно создать трёхступенчатый полный сумматор с дополнительным входом P i-1 на рисунке 1, который принимает сигнал переноса из предыдущей схемы. Первая ступень на полусумматоре осуществляет сложение двух двоичных чисел и вырабатывает первый частный бит переноса, вторая ступень на полусумматоре осуществляет сложение результата первой ступени с третьим двоичным числом и вырабатывает второй частный бит переноса, третья ступень на логическом элементе 2ИЛИ вырабатывает результирующий бит переноса в старший разряд.
Схема полного сумматора может быть использована в качестве «строительных блоков» для построения схем многоразрядных сумматоров, путём добавления одноразрядных полных сумматоров. Для каждой цифры, которую схема должна быть в состоянии обрабатывать, используется один полный сумматор.
В сумматоре на рис.1 время вычисления суммы по модулю 2 равно 2dt, время вычисления переноса равно 3dt, где dt — время задержки в одном типовом логическом элементе. В m-разрядном сумматоре в худшем случае единицы переноса во всех разрядах до последнего разряда сигнал переноса проходит через m-1 разряд, а сумма будет готова ещё через 2dt, поэтому максимальное время сложения равно:
3 d t m − 1 + 2 d t = 3 m − 1 d t {\displaystyle 3dtm-1+2dt=3m-1dt}.
Максимальные времена выполнения сложения и вычисления переноса для большего числа разрядов приведены в таблице 1: Таблица 1.
Двоичный одноразрядный полный сумматор является полной тринарной трёхоперандной двоичной логической функцией с бинарным двухразрядным выходом. Все три операнда и оба выходных разряда однобитные.

3.1. Двоичный сумматор Десятичный сумматор
Десятичный сумматор можно задать в виде двух таблиц: с нулём в переносе из предыдущего разряда:
и с единицей в переносе из предыдущего разряда:
или в виде одной таблицы, в которой единица переноса из предыдущего разряда смещает на одну колонку вправо:
C соответствующей прошивкой как десятичный сумматор десятеричный могут работать шестнадцатеричный сумматор и двадцатисемиричный сумматор-вычитатель на ПЗУ.

4. Направления развития сумматоров
Быстродействия параллельных сумматоров вполне достаточно для быстрого сложения небольшого количества чисел фиксированной длины. Так как поразрядное сложение по природе своей последовательно, то при очень большом количестве сложений более выгодно перенастроить то же самое оборудование АЛУ для одновременного или не очень одновременного параллельного выполнения нескольких последовательных сложений.
Например, параллельный 64-разрядный двоичный сумматор из 64 двоичных сумматоров со сложными схемами ускоренного переноса сложит 1 пару 64-битных чисел в лучших схемах приблизительно за 5dt, а 32 пары 64-битных чисел приблизительно за 32*5dt=160dt. 32 последовательных двоичных сумматора без схем ускоренного переноса бит за битом сложат 32 пары 64-битных чисел приблизительно за 64*2dt=128dt. 32 последовательных четверичных сумматора без схем ускоренного переноса сложат 32 пары 64-битных чисел приблизительно за 64/lg 2 4*2dt=64dt. 32 последовательных шестнадцатиричных сумматора без схем ускоренного переноса сложат 32 пары 64-битных чисел приблизительно за 64/lg 2 16*2dt=32dt. 32 последовательных двухсотпятидесятишестиричных сумматора без схем ускоренного переноса сложат 32 пары 64-битных чисел приблизительно за 64/lg 2 256*2dt=16dt, т.е. приблизительно в десять раз быстрее, чем параллельный 64-битный сумматор со схемами ускоренного переноса. 32 последовательных четыретысячидевяностошестиричных сумматора без схем ускоренного переноса сложат 32 пары 64-битных чисел приблизительно за 64/lg 2 4096*2dt=10.67dt.

Рабочие листы для сложения двух цифр

Добро пожаловать на нашу страницу рабочих листов для сложения двух цифр.

Взгляните на наши рабочие листы сложения двузначных чисел, чтобы помочь вашему ребенку освоить и отработать свои навыки сложения при перегруппировке.

Ищете рабочие листы для сложения двух цифр без перегруппировки? Воспользуйтесь ссылкой ниже

Вот наш диапазон двузначных рабочих листов сложения с перегруппировкой, изложенной в столбцах.

Использование этих листов поможет вашему ребенку:

• используйте сложение столбцов для сложения двух двузначных чисел, когда требуется перегруппировка единиц в десятку;
• используйте сложение столбцов для сложения двух двузначных чисел, когда требуется перегруппировка десятков в сотню;
• укажите добавление двухзначного столбца;

Листы разделены на разделы, чтобы вы могли легко выбрать нужный уровень сложности.

• Раздел 1 имеет перегруппировку единиц в десять;
• Раздел 2 содержит смешанное двухзначное сложение с перегруппировкой в ​​пределах 100 и без нее;
• Раздел 3 имеет перегруппировку десятков в сотню;
• Раздел 4 имеет перегруппировку обоих в десятку, а также десятки в сотню.

Примечание: в первом классе вам нужно беспокоиться только о разделах 1) и 2), где рассматривается сложение двух цифр в пределах 100. Вам не нужно думать о перегруппировке десятков на сотню.

Взгляните на еще несколько наших рабочих листов, похожих на эти.

Если вы ищете рабочие листы с двузначным сложением без перегруппировки, воспользуйтесь ссылкой ниже.

Если вам нужно еще несколько листов сложения из 2 цифр или вы хотите попрактиковаться в добавлении столбцов с перегруппировкой, затем взгляните на наш генератор таблиц добавления столбцов.

Вы можете выбрать размер чисел и количество вопросов, которые хотите, а затем сгенерировать свой собственный случайный рабочий лист за считанные секунды.

Здесь вы найдете ряд бесплатных распечатываемых рабочих листов для зачисления в первый класс.

Следующие рабочие листы предполагают использование навыков сложения для первого класса по математике.

Использование этих листов поможет вашему ребенку:

• узнать их факты сложения с 12 + 12;
• научиться решать сложение, в котором отсутствует одно из слагаемых;

Все бесплатные задания по математике для первого класса в этом разделе поддерживают тесты по элементарной математике для первого класса.

Хотите попрактиковаться в навыках вычитания?

Попробуйте наши 2-значные рабочие листы вычитания.

Саламандры по математике надеются, что вам понравятся эти бесплатные распечатываемые рабочие листы по математике. и все другие наши математические игры и ресурсы.

Мы приветствуем любые комментарии о нашем сайте или рабочие листы в поле для комментариев Facebook внизу каждой страницы.

Рабочие листы для сложения двух цифр

Сумма до 20

В эти рабочие листы для 1-го класса сложите двузначные и однозначные числа с суммой до 20.

Стандартный:

Лист 1 | Лист 2 | Лист 3 | Хватай их всех

с проблемами Word:

Лист 1 | Лист 2 | Лист 3 | Хватай их всех

• Загрузить все

2-значный плюс однозначный

Сложите двузначное и однозначное число, расположенное по вертикали. Эти распечатываемые двузначные таблицы сложения для 2-го класса помогут вам развить навыки перегруппировки, а не сложения перегруппировки.

Без перегруппировки:

Лист 1 | Лист 2 | Лист 3 | Лист 4 | Лист 5

Захвати всех

Без перегруппировки с проблемами Word:

Лист 1 | Лист 2 | Лист 3 | Лист 4 | Лист 5

Захвати всех

Перегруппировка:

Лист 1 | Лист 2 | Лист 3 | Лист 4 | Лист 5

Grab ’em All

Перегруппировка с проблемами Word:

Лист 1 | Лист 2 | Лист 3 | Лист 4 | Лист 5

Захвати все

• Загрузить все

Добавление 2-значных чисел с задачами со словами

На каждом листе для 1-го и 2-го классов 12 стандартных задач сложения 2-значных чисел и 2 задач со словами.

Без перегруппировки:

Лист 1 | Лист 2 | Лист 3 | Лист 4 | Лист 5

Захвати всех

Перегруппировка:

Лист 1 | Лист 2 | Лист 3 | Лист 4 | Лист 5

Захвати все

• Загрузить все

Упражнение по добавлению двух цифр в столбец: без перегруппировки

В этом разделе содержатся упражнения по добавлению столбцов без добавления перегруппировки.

15 на стр .:

Лист 1 | Лист 2 | Лист 3 | Хватай их всех

25 на странице:

Лист 1 | Лист 2 | Лист 3 | Хватай их всех

50 на страницу:

Лист 1 | Лист 2 | Лист 3 | Хватай их всех

75 за страницу:

Лист 1 | Лист 2 | Лист 3 | Хватай их всех

100 на страницу:

Лист 1 | Лист 2 | Лист 3 | Хватай их всех

• Загрузить все

Упражнение по сложению 2-значного столбца: перегруппировка

Найдите сумму двухзначных слагаемых.Требуется перегруппировка (переноска). У вас есть дополнительные упражнения на выбор от 15 до 100 на страницу.

15 на стр .:

Лист 1 | Лист 2 | Лист 3 | Хватай их всех

25 на странице:

Лист 1 | Лист 2 | Лист 3 | Хватай их всех

50 на страницу:

Лист 1 | Лист 2 | Лист 3 | Хватай их всех

75 за страницу:

Лист 1 | Лист 2 | Лист 3 | Хватай их всех

100 на страницу:

Лист 1 | Лист 2 | Лист 3 | Хватай их всех

• Загрузить все

Горизонтальное двухзначное сложение: без перегруппировки

Развивайте свои математические навыки, решая эти задачи на сложение по горизонтали.

15 на стр .:

Лист 1 | Лист 2 | Лист 3 | Хватай их всех

25 на странице:

Лист 1 | Лист 2 | Лист 3 | Хватай их всех

50 на страницу:

Лист 1 | Лист 2 | Лист 3 | Хватай их всех

75 за страницу:

Лист 1 | Лист 2 | Лист 3 | Хватай их всех

100 на страницу:

Лист 1 | Лист 2 | Лист 3 | Хватай их всех

• Загрузить все

Горизонтальное двухзначное сложение: перегруппировка

упражнений на сложение с двумя цифрами в этом разделе содержат перегруппированные рабочие листы сложения с добавлениями, расположенными вдоль ряда.

15 на стр .:

Лист 1 | Лист 2 | Лист 3 | Хватай их всех

25 на странице:

Лист 1 | Лист 2 | Лист 3 | Хватай их всех

50 на страницу:

Лист 1 | Лист 2 | Лист 3 | Хватай их всех

75 за страницу:

Лист 1 | Лист 2 | Лист 3 | Хватай их всех

100 на страницу:

Лист 1 | Лист 2 | Лист 3 | Хватай их всех

• Загрузить все

Калькулятор сложения двухзначных чисел

«Калькулятор сложения двухзначных чисел» — это онлайн-инструмент, который показывает сложение двухзначных чисел.

Что такое калькулятор сложения двух цифр?

Этот калькулятор поможет вам вычислить быстрее и выдает сумму любых двузначных чисел в течение нескольких секунд.

Как пользоваться калькулятором сложения двухзначных чисел?

Чтобы использовать калькулятор, выполните следующие действия:

• Шаг 1 : Введите два набора чисел, которые нужно добавить, в соответствующие поля ввода.
• Шаг 2 : Нажмите «Добавить» , чтобы получить сумму введенных чисел.
• Шаг 3 : Нажмите «Сбросить» , чтобы очистить поле и ввести новый набор чисел.

Как складывать двухзначные числа?

2-значных числа добавляются так же, как и другие числа. Мы размещаем числа одно под другим, располагая их в столбцы с соответствующими разрядами единиц и десятков. После этого добавляем столбцы, начиная с единиц. Теперь, если сумма цифр в столбце единиц больше 9, например, если это 4 + 9 = 13, т.е.е., одна десятка и 3 единицы. Эта одна десятка переносится в столбец десятков и добавляется вместе с числами в этом столбце. Давайте рассмотрим следующий пример, чтобы лучше понять это.

Хотите найти сложные математические решения за секунды?

Воспользуйтесь нашим бесплатным онлайн-калькулятором для решения сложных вопросов. С Cuemath находите решения простым и легким способом.

Забронируйте бесплатную пробную версию Класс

Найдите сумму 42 и 50.

42 и 50 можно сложить, как показано ниже. Оба числа написаны одно под другим таким образом, чтобы значения позиций были выровнены, а затем мы их складываем.

42

+50

92

Следовательно, сумма 42 и 50 составляет 92.

Теперь попробуйте на калькуляторе сложить следующие числа.

Мысленное сложение двузначных чисел

Это полный урок с инструкциями и упражнениями для учеников по сложению в уме двух двузначных чисел, предназначенный для 2-го класса.Основная идея состоит в том, чтобы складывать по частям, например, десятки и единицы по отдельности, или складывать по частям каким-либо другим способом.

1. Добавьте в части , ломая второе число на десятки и единицы.

2. Добавить по частям . Разбейте число, не являющееся целым, на десятки и единицы. в твоих мыслях.

3. Сложить мысленно. Мы их уже изучили. Первый — проблема помощи.

4. Добавляем по частям.

5. а. У Лауры 13 кошек. Пятеро из нее в доме живут кошки.
Сколько ее кошек живут на улице?

г. Кошки Лоры съедают 20 фунтов кошачьего корма в неделю. У Лауры два 4 фунта
сумки в домашних условиях. Сколько еще фунтов кошка ест она
нужно хватить на одну неделю?

6. Считайте по тройкам.

42, 45, _______, _______, _______, _______, _______, _______, _______

7. Найдите выкройку. и продолжаем это. Этот узор «растет» с каждым шагом.

8.Добавьте, добавляя по отдельности десятки и единицы.

Этот урок взят из книги Марии Миллер Math Mammoth Add & Subtract 2B и размещен на сайте www.HomeschoolMath.net с разрешения автора. Авторские права © Мария Миллер.

2-значный плюс 2-значное добавление с некоторой перегруппировкой (25 вопросов) (A)

Добро пожаловать в : 2-значный плюс 2-значное дополнение с некоторой перегруппировкой (25 вопросов) (A) Рабочий лист по математике со страницы дополнительных рабочих листов на Math-Drills.com. Этот математический лист был создан 2021-02-24 и был просмотрен 1910 раз на этой неделе и 6543 раз в этом месяце.Его можно распечатать, загрузить или сохранить и использовать в вашем классе, домашней школе или другой образовательной среде, чтобы помочь кому-то выучить математику.

Учителя могут использовать рабочие листы по математике в качестве тестов, практических заданий или учебных пособий (например, в групповой работе, на строительных лесах или в учебном центре). Родители могут работать со своими детьми, чтобы дать им дополнительную практику, помочь им освоить новые математические навыки или сохранить свои навыки свежими во время школьных каникул. Учащиеся могут использовать рабочие листы по математике для овладения математическими навыками на практике, в учебной группе или для взаимного обучения.

Используйте кнопки ниже, чтобы распечатать, открыть или загрузить PDF-версию таблицы для двух цифр и двух цифр с перегруппировкой (25 вопросов) (A). Размер файла PDF 26723 байта. Показаны изображения для предварительного просмотра первой и второй (если есть одна) страниц. Если существует больше версий этого рабочего листа, другие версии будут доступны под изображениями для предварительного просмотра. Для более того, используйте строку поиска для поиска некоторых или всех этих ключевых слов: математика, сложение, многозначное, цифра, добавление, длинное, сложение, заполняемый, сохраняемый, сохраняемый .

Кнопка Print запускает диалоговое окно печати вашего браузера. Кнопка Открыть откроет полный PDF-файл в новой вкладке вашего браузера. Кнопка Teacher инициирует загрузку полного файла PDF, включая вопросы и ответы (если таковые имеются). Если присутствует кнопка Student , она инициирует загрузку только страниц с вопросами. Дополнительные параметры могут быть доступны, щелкнув кнопку правой кнопкой мыши (или удерживая нажатой кнопку на сенсорном экране).Не вижу кнопок!

Этот рабочий лист можно заполнить и сохранить. Его можно заполнить и загрузить или распечатать с помощью браузеров Chrome или Edge, а также загрузить, заполнить и сохранить или распечатать в Adobe Reader.

Другие версии:

Дополнительные рабочие листы

BCD ADDER: 2-значный сумматор BCD 4-битный сумматор Устройство вычитания Цифровая логика Проектирование Электроника

BCD двоичные числа представляют Десятичные цифры от 0 до 9.4-битный Код BCD используется для

представляют десять цифр от 0 до 9. Поскольку 4-битный код позволяет 16 возможностей, поэтому

первые 10 4-битные комбинации считается действительным BCD комбинации. Последний шесть

комбинации недействительны и не происходить.

BCD Код имеет приложения в Отображение десятичного числа Такие системы, как счетчики и

Цифровой Часы.Числа BCD могут быть сложены с помощью BCD Добавление. Дополнение BCD это

похож на обычное двоичное сложение кроме случая когда сумма двух BCD цифр превышает 9 или

Carry — это сгенерировано. Когда сумма два числа BCD превышают 9 или Перенос генерируется

добавляется 6 преобразовать неверное число в действительный номер.В перенос, генерируемый добавление

а 6 к передана неверная цифра BDC к следующему BCD цифра.

Добавление две цифры BCD требуется два 4-битных параллельного сумматора Схемы. Один 4-битный Параллельный

Сумматор добавляет два BCD цифры. BCD Adder использует цепь, которая проверяет результат на

выпуск первая схема сумматора к определить, есть ли у результата превысил 9 или Carry было

сгенерировано.Если схема определяет любой из двух условий ошибки схема добавляет 6 к

оригинал результат с использованием второго Схема сумматора. Выход второй сумматор дает правильный

BCD выход. Если схема находит результат первого Схема сумматора должна быть действительной BCD номер

(от 0 и 9, и никакая Carry не имеет был сгенерирован), схема добавляет ноль к действительному BCD

результат используя второй сумматор.Выход второй Сумматор дает то же самое результат. Рисунок

15,1

Рисунок 15,1

4-битный BCD сумматор

141

цепь, которая проверяет, вывод первого сумматора превысил 9 — это простой

комбинационный схема с функцией таблица указана. Таблица 15.1

Ввод

Выход

Ввод

Выход

S3

С2

S1

S0

Ф

S3

С2

S1

S0

Ф

0

0

0

0

0

1

0

0

0

0

0

0

0

1

0

1

0

0

1

0

0

0

1

0

0

1

0

1

0

1

0

0

1

1

0

1

0

1

1

1

0

1

0

0

0

1

1

0

0

1

0

1

0

1

0

1

1

0

1

1

0

1

1

0

0

1

1

1

0

1

0

1

1

1

0

1

1

1

1

1

Стол 15.1

Функция Таблица неверных номеров BCD детектор

S3S2 \ S1S0

00

01

11

10

00

0

0

0

0

0

0

01

0

0

11

1

1

1

1

10

0

0

1

1

Рисунок 15.2

Отображение Детектор неверного числа BCD функция

Логическое выражение для Детектор недопустимого числа BCD получен из

Карта Карно который отображает функцию таблица S 3S 2 + S 3S1 = S 3 (S 2 + S1)

Недействительный номер BCD представлены двумя ошибками условий, либо BCD номер один

из неверные номера или переноски out был сгенерирован.Поэтому полный выражение

для определение неправильного BCD вывод — Cout1 + S 3 (S 2 + S1). Рисунок 15.3

Рисунок 15,3

Недействительный детектор BCD Схема

Подключение цепи детектора недопустимого BCD ко второму сумматору

Добавление 6 когда условия ошибки обнаружен и добавлен ноль при ошибке

условия не обнаружены реализуется путем подключения вывод Invalid BCD

Номер Схема детектора к битам B1 и B2 из Сумматор.Биты B0 и B3 — это постоянно

подключен к 0. Рисунок 15.4. Когда ошибка состояние обнаружено выход схемы набор

к логике 1, установка битов B1 и B2 к 1 и 2-й вход сумматора B к 0110. Когда ошибка

состояние не обнаружил цепь выход равен 0, а вход 2-го сумматора B установлен на 0000.

142

Рисунок 15,4

Использование второй сумматор, чтобы добавить 6 или 0

Двухзначный сумматор BCD

Два однозначные сумматоры BCD могут быть объединены в каскад, чтобы сформировать двухзначный двоично-десятичный код Сумматор.

Четыре, 4-битные микросхемы 74LS283 MSI использовал. Два 74LS283 требуется для прямого добавления два 2-

цифры Числа BCD и оставшиеся два 74LS283 требуется добавить шестерку к результат, если

любой из две цифры в сумме дают недопустимые цифры BCD или генерировать Carry.Два неверный BCD

схемы используются. Фигура 15,5

A4-7

В4-7

A0-3

B0-3

Cin4

Cin = 0

1-й

1-й

MSD 4-битный Сумматор

LSD 4-битный сумматор

Cout8

Cout4

Неверно BCD

Неверно BCD

Детектор Схема

Детектор Схема

S4-7

S0-3

0

0

0

0

Cin4 = 0

Cin = 0

Cout4

Cout8

2-й 4-битный сумматор MSD

2-й LSD 4-битный Сумматор

Cout

S4-7

S0-3

Рисунок 15.5

2-значный BCD сумматор

Рассмотреть два примера. Во-первых например, двузначный двоично-десятичный номер 99 добавляется с

другой 2-значный двоично-десятичный номер 99. Ответ должен быть 198 a 3-значный двоично-десятичный номер. Таблица 15.2.

В второй пример, 2-значный BCD число 99 добавлено с другой 2-значный номер BCD 66.

ответ должен быть 165.Таблица 15,3

143

1-й сумматор МСД

1-й сумматор LSD

Перенести

А (0-3)

1001

А (0-3)

1001

Б (0-3)

1001

В (0-3)

1001

Cin4

1

Cin

0

с (0–3)

0011

S (0–3)

0010

Cout8

1

Cout4

1

Ckt.о / п 1

Ckt. о / п 1

2-й сумматор LSD

2-й сумматор LSD

А (0-3)

0011

А (0-3)

0010

В (0-3)

0110

В (0-3)

0110

Cin

0

Cin

0

1

S (0–3)

1001

S (0–3)

1000

Стол 15,2

Добавление BCD номера 99 и 99

1-й сумматор МСД

1-й сумматор LSD

Перенести

А (0-3)

1001

А (0-3)

1001

В (0-3)

0110

В (0-3)

0110

Cin4

1

Cin

0

S (0–3)

0000

S (0–3)

1111

Cout8

1

Cout4

0

Ckt.о / п 1

Ckt. о / п 1

2-й сумматор LSD

2-й сумматор LSD

А (0-3)

0000

А (0-3)

1111

В (0-3)

0110

В (0-3)

0110

Cin

0

Cin

0

1

S (0–3)

0110

S (0–3)

0101

Стол 15,3

Добавление BCD номера 99 и 66

Вычитание

Вычитание в Цифровые системы выполняет взяв двойное дополнение

номер будет вычитаемый (вычитаемый) и добавляя его к minuend.Пример показывает

вычитание 6 представлены в 2-х дополнениях форма из девяти также представлен в своем 2’s

дополнение форма. Поскольку 9 — положительный число поэтому его 2 комплементарное представительство

г. такой же. Пренебрежение переносом бит, 4-битное число представляет собой десятичную дробь 4.

9

1001

–5

1011

4

1 0100

Дополнение до 2 любого числа получается путем взятия 1-е дополнение к

а затем добавив 1 к Дополнение 1.Два пошаговый процесс для представления

отрицательный число в дополнительном двоичном коде форма показана

номер 5

0101

144

инвертировать все биты, чтобы привести к 1 дополнение

1-х дополнение 5 составляет

1010

+1

2-х дополнение 5 составляет

1011

Гадюка можно использовать для выполнения операции вычитания, если minuend представлен в

его Дополненная форма 1 на вход сумматора.Добавляемая двоичная 1 к единицам

дополнение число, чтобы преобразовать его в Дополнение 2 применяется в Перенос из

Сумматор Схема. Рисунок 15.6

1001

1010

А (0–3)

B (0–3)

Cout

Cin = 1

4-битный Параллельный

Сумматор

Сумма (0–3)

Рисунок 15.6

4-битный Схема вычитания

Схема сумматора добавляет номер 9 (1001), единицы дополнение 5 (1010) и Керри

В котором находится установлен на 1.

4-битный блок сумматора / вычитания bcd

Гадюка может быть подключен для выполнения Сложение и вычитание применяя ун-

дополнено и дополнили данные за один двух входов Сумматор соответственно.

Carry In ввод также должен быть подключен к 0 или 1 соответственно. Фигура 15,7

B3

B2

B1

B0

Добавить = 0

Вычесть = 1

U

С

U

С

U

С

U

С

A3 A2 A1 A0

CIn

COut

4-битный Параллельный сумматор

S3 S2 S1 S0

Рисунок 25.7

4-битный Сумматор / вычитатель

145

И ворота и ворота OR реализация подключена на B ввод 4-битного Сумматор

используется для разрешить дополненный или не дополненный B вход для подключения к Сумматор

ввод. Сложение двух 4-х битных чисел A и B могут быть выполнены выбор сложения / вычитания =

0.И ворота отмечены буквой U (без дополнений) включены, позволяя передавать B0-3 к

ОР ворот и входа B Гадюка. Вычитание выполняется путем выбора

Сложить / Вычесть = 1. Элементы AND, отмеченные буквой C (дополнено) включены позволяя

дополнено B0-3 передать в ворота OR и B ввод сумматора.В Нести

В также установлен в 1, когда сложение / вычитание установлен на 1.

8-битный блок сумматора / вычитания bcd

Два 4-битные микросхемы 74LS283 могут быть каскадом вместе, чтобы сформировать 8-битный параллельный сумматор

Шт. Каждый из двух 74LS283 ИС подключен к 1 Схема дополнения, которая позволяет

либо Незаполненная форма для дополнение или дополненное форма для вычитания быть

применяется в входы B двух 74LS283s.Рисунок 15.8

8-битная схема сумматора / вычитателя похож на 4-битный Схема сумматора / вычитателя. Два

комплекта Схема на основе И-ИЛИ, которая позволяет дополнить и не дополненный ввод B должен быть

применяется в входы B двух 4-битные сумматоры. В Выбор функции сложения / вычитания ввод завязаны

вместе. Перенос первой 4-битной схемы сумматора равен подключен к функции сложения / вычитания функция

выбрать Вход.Проведение 1-й 4-битный сумматор цепь подключена к Перенос 2-го

4-битный Схема сумматора.

B7

B6

B5

B4

B3

B2

B1

B0

Добавить = 0

Вычесть = 1

U

С

U

С

U

С

U

С

U

С

U

С

U

С

U

С

A7 A6 A5 A4

A3 A2 A1 A0

CIn

CIn

-й

1-й 4-битный параллельный Сумматор

2

4-битный Параллельный сумматор

COut

S7 S6 S5 S4

S3 S2 S1 S0

Рисунок 15.8

8-битный Схема сумматора / вычитателя

Рассмотреть два числа A = 103 и B = 67, которые являются первыми добавлено, а затем вычтено используя 8-

бит Схема сумматора / вычитателя. Таблица 15.4 и таблица 15,5

146

Добавление 103 и 67

2-й сумматор MS

1-й LS Сумматор

Перенести

А (4-7)

0110

А (0-3)

0111

Б (4-7)

0100

В (0-3)

0011

Cin

0

Cin

0

0

S (4-7)

1010

S (0–3)

1010

Стол 15.4

Добавление 103 и 67

Вычитание 103 и 67

2-й сумматор MS

1-й LS Сумматор

Перенести

А (4-7)

0110

А (0-3)

0111

Б (4-7)

1011

В (0-3)

1100

Cin

1

Cin

1

1

S (4-7)

0010

S (0–3)

0100

Стол 15.5

Вычитание 103 и 67

Арифметико-логический блок (ALU)

Микропроцессоры иметь арифметику и логику Агрегаты, комбинационная схема что может

выполнить любая арифметика операции и логика операции на двух входах значения.

операция будет выполняется выбирается набором входы, известные как функция выберите входы.

Там разные MSI ALU доступны, у которых есть два 4-битные входы 4-битные выходы и

от трех до пять входов выбора функции что позволяет использовать до 32 различных выполняемые функции.

Три коммерчески доступный 4-битный ALUS

· 74XX181: 4-битный ALU имеет пять функция выбора входов позволяя ему выполнять 32 разные

Арифметика и логические операции.

· 74XX381: 4-битный ALU имеет только три входа выбора функции позволяя только 8 разные

арифметика и логические функции. Таблица 15,6

· 74XX382: 4-битный ALU похож на 74XX381, единственный разница в том, что 74XX 381

обеспечивает выходы с прогнозированием с групповым переносом а 74XX382 обеспечивает пульсацию перенос и перелив

выходов

Ввод

С2

S1

S0

Функция

0

0

0

F = 0000

0

0

1

F = B-A-1 + Cin

0

1

0

F = A-B-1 + Cin

0

1

1

F = A + B + Cin

F = A ⊕B

1

0

0

1

0

1

F = A + B

1

1

0

F = А.B

1

1

1

F = 1111

147

Стол 15,6

Функция Таблица 74XX381 4-битная ALU

Реализация 16-битного ALU

16-битный ALU может быть реализован каскадом вместе четыре 4-битных ALU. Эти 4-битные

ALU встроили Look-Ahead Переносные схемы генератора которые устраняют задержку вызвано

нести бит, распространяющийся через Схема параллельного сумматора в 4-битном цикле ALU.Однако

когда количество таких единиц каскадировать вместе, чтобы реализовать большие 16-битные и 32-битные АЛУ,

г. переносить распространение между от одного блока к другому задерживается из-за Переноски рябь

через несколько 4-битных блоков. Для большие 32-битные ALU, Перенос распространяется через 8, 4-битные блоки

задерживается Провести из последний наиболее значительный единица в 8 раз.В 74XX181 и

74XX381 обойти проблему с помощью имея Group-Carry Смотреть вперед.

Обзор группового переноса

Генератор упреждающего переноса обсуждалось ранее и использовалось сумматором 74LS283

обеспечивает C1, C2, C3 и C4 Керри одновременно после выхода из ворот задержка двух. Керри C1, C2 и

C3 используются внутри, где как C4 обеспечивает Cout от 74LS283.Ссылаясь на Look-

Впереди Перенести цепь генератора C1, C2, C3 и C4 условия формируются на основе из P0,

P1, P2 и P3 четыре Carry Распространяйте члены и G0, G1, G2 и G3 четверка Перенести генерировать

терминов. Рисунок 15.9

Рисунок 15,9

Взгляд вперед Перенести генератор

Эти термины используются для создания Выходные данные Group-Carry Look-Ahead который можно использовать

в каскад вместе несколько единиц устранение проблемы волнистый перенос.G и П

выход контакты 74XX381 обеспечивают прогнозирование группового переноса выходы, которые позволяют несколько

ALU будут каскадом вместе. В Активно-низкие выходы G и P представлены

логический выражения. Фигура 15.10

148

S0

S0

G

S1

S1

-П

74X381

С2

С2

Cin

F4

A4

F0

A0

F5

B4

F1

B0

F6

A5

F2

A1

F7

B5

F3

B1

A6

A2

B6

B2

A7

A3

B7

B3

G = G3 + P3G 2 + P2P3G1 + P1P2P3G0

P = PoP1P2P3

Рисунок 15.10 74X381 ALU с Прогнозирование группового переноса выходы

149

Сложение двоичных файлов с полными сумматорами

В связи с ситуацией с Covid-19 и влиянием брексита, поставки в настоящее время ограничены только клиентами из Великобритании и США.

Двоичное сложение — это простая математическая операция, используемая для сложения двух двоичных чисел. Логические правила этой операции реализуются в каждом цифровом компьютере — через цифровые схемы, известные как сумматоры.

Сложение 1-битных двоичных чисел

Сложение двоичных чисел — процесс немного странный и поначалу может показаться немного сбивающим с толку. Но на самом деле это очень похоже на сложение десятичных чисел, которому нас учат в элементарной математике — с очевидным исключением, что мы работаем с двумя цифрами, а не с десятью!

Чтобы начать думать о сложении в двоичной форме, давайте посмотрим на двоичное сложение двух 1-битных значений — простейшую форму сложения, которую мы можем представить:

В приведенной выше таблице представлены основные логические правила двоичного сложения. Числа в левой части таблицы представляют двоичные значения, которые мы пытаемся сложить, а числа справа представляют результат этого сложения. Это могло иметь смысл, если не считать внезапно появившейся странной колонки переноса!

Столбец переноса обозначает результаты, в которых мы превысили сумму, которую можем представить одним битом. Наличие дополнительного бита для представления этого действует как механизм для перемещения (или переноса) превышающих значений в следующий столбец единиц (в двоичной системе эти столбцы единиц — 1, 2, 4, 8… и т.д.) при расчете сложения. Интуитивно вы можете думать об этом так же, как мы можем «переносить» десятичные значения в их следующий столбец единиц (1, 10, 1000 и т. Д.) При вычислении десятичного сложения вручную.

А как насчет аппаратной реализации? Что ж, поскольку метод сложения использует базовую логику, он может быть построен в виде цифровой схемы, представленной блок-схемой ниже.

Эта схема принимает два 1-битных двоичных значения в качестве входов (A и B), выводит результат (R) и значение переноса (поскольку перенос — это вывод результата, который мы назовем это «выполнять», или для краткости Cout).Это поведение определяет «полусумматор» — механизм, позволяющий нам выполнять 1-битное двоичное сложение.

Сложение n-битных двоичных чисел

Добавление отдельных битов — это несколько тривиальный пример, поэтому давайте рассмотрим нечто более сложное — сложение многобитовых двоичных чисел или n-разрядных двоичных чисел.

Дополнительная сложность с n-битовым сложением состоит в том, что бит «переноса» используется как механизм для объединения нескольких 1-битных сложений вместе.

Это заставляет нас думать о битах переноса как о механизме ввода и вывода. Другими словами, вы можете ввести бит переноса в 1-битное сложение, которое было сгенерировано из вывода предыдущего 1-битного сложения. Мы можем свести эту логику в таблицу, как мы это сделали на рисунке 1, чтобы показать, как сложение представлено битом переноса:

Логическую таблицу и концепцию «переноса» можно будет более интуитивно понять, если мы вернемся к примеру блок-схемы.

На рисунке 4 ниже показана схема «полного сумматора». Это похоже на полусумматор, но включает в себя дополнительный входной бит — включение «переноса» из логической таблицы на рисунке 3.

И, как мы увидим далее, эта схема действует как строительный блок для более сложного двоичного сложения.

n-битных дополнений: все вместе!

Теперь, когда мы представили двоичное 1-битное сложение как полный сумматор, мы можем начать понимать, как n-битные вычисления реализованы в виде цифровых схем.Если вы еще не догадались, полные сумматоры можно соединить в цепочку, соединив их выход переноса (C _из ) со следующим входом переноса полного сумматора (C _в )!

Рисунок 5 показывает это в действии как 4-битный сумматор, где A _x и B _x представляют 4-битное расширенное * и сложение *, R _x представляет 4-битный результат, а C _в и C _out , представляющие ввод и вывод всего 4-битного сумматора.

* augend — это просто математический термин для числа, к которому добавляется, а добавление — это число, которое мы добавляем к другому.

Наконец, для тех, кто любит следовать математике до конца, на рисунке 6 показан пример 4-битного двоичного сложения, которое может быть выполнено 4-битным сумматором, представленным на рисунке 5.

В этом случае мы выполняем 0101 + 0101 = 1010 или 5 + 5 = 10 в десятичной системе счисления:

Выполнение двоичного сложения с полными сумматорами является фундаментальным механизмом в вычислениях.Чтобы узнать больше о вычислительном оборудовании, почему бы не ознакомиться с нашей следующей заметкой: «Двоичное вычитание с дополнением до двух», в которой исследуется, как эти механизмы также могут использоваться для выполнения двоичного вычитания.