3. Соединительный полевой транзистор (JFET)

Соединительный полевой транзистор (JFET)

МОП-транзистор имеет ряд преимуществ по сравнению с полевым транзистором (JFET). Примечательно, что входное сопротивление MOSFET выше, чем у JFET. По этой причине MOSFET выбран в пользу JFET для большинства приложений. Тем не менее, JFET все еще используется в ограниченных ситуациях, особенно для аналоговых приложений.

Мы видели, что для полевых МОП-транзисторов требуется ненулевое напряжение затвора, чтобы сформировать канал для проводимости. Ток основной несущей не может протекать между истоком и стоком без этого приложенного напряжения затвора. Напротив, JFET контролирует проводимость тока основной несущей в существующем канале между двумя омическими контактами. Это достигается путем изменения эквивалентной емкости устройства.

Хотя мы подошли к JFET без использования результатов, полученных ранее для MOSFET, мы увидим много общего в работе этих двух типов устройств. Эти сходства суммированы в Разделе 6: «Сравнение MOSFET и JFET».

Схема для физической структуры JFET показана на рисунке 13. Как и BJT, JFET представляет собой устройство с тремя терминалами. В основном только один pn соединение между воротами и каналом, а не два, как в BJT (хотя, кажется, есть два pn соединения, показанные на рисунке 13, соединяются параллельно, соединяя клеммы затвора вместе. Таким образом, они могут рассматриваться как одно соединение).

Наблюдения и советы этой статьи мы подготовили на основании опыта команды n-канал JFET, показанный на рисунке 14 (a), построен с использованием полосы nтип материала с двумя pматериалы, рассредоточенные по полосе, по одному с каждой стороны. p-канал JFET имеет полосу pтип материала с двумя nматериалы типа рассеялись в полосе, как показано на рисунке 13 (б). На рисунке 13 также показаны символы схемы.

Чтобы получить представление о работе JFET, давайте подключим n-канал JFET во внешнюю цепь, как показано на рисунке 14 (a). Положительное напряжение питания, V_DD, применяется к стоку (это аналогично V_CC напряжение питания для BJT), а источник подключен к общему (заземление). Напряжение питания затвора, V_GG, применяется к воротам (это аналогично V_BB для БЮТ).

Рисунок 13-Физическая структура JFET

V_DD обеспечивает напряжение сток-исток, v_DS, что вызывает ток утечки, i_D, чтобы течь от стока к источнику. Поскольку соединение затвор-исток имеет обратное смещение, получается нулевой ток затвора. Ток утечки, i_D, равный току источника, существует в канале, окруженном pворота Напряжение затвор-источник, v_GS, который равен, создает область истощения в канале, который уменьшает ширину канала. Это, в свою очередь, увеличивает сопротивление между стоком и истоком.

Рисунок 14 — n-канальный JFET, подключенный к внешней схеме.

Рассмотрим работу JFET с v_GS = 0, как показано на рисунке 14 (b). Ток утечки, i_D, сквозь n-канал от стока до источника вызывает падение напряжения вдоль канала, с более высоким потенциалом в соединении сток-затвор. Это положительное напряжение на обратном смещении затвора pn соединение и создает область истощения, как показано темной заштрихованной областью на рисунке 14 (b). Когда мы увеличиваем v_DSток утечки, i_Dтакже увеличивается, как показано на рисунке 15.

Это действие приводит к увеличению области истощения и увеличению сопротивления канала между стоком и истоком. Как v_DS увеличивается, достигается точка, в которой область истощения отсекает весь канал на границе стока, и ток стока достигает своей точки насыщения. Если мы увеличим v_DS за этой точкой, i_D остается относительно постоянным. Значение насыщенного тока стока с V_GS = 0 является важным параметром. Это ток насыщения сток-исток, I_DSS, Мы нашли это KV_T² для режима истощения MOSFET. Как видно из рисунка 15, увеличение v_DS за пределами этого так называемого канала отщипнуть точка (-V_P, I_DSS) вызывает очень небольшое увеличение i_D, А i_D-v_DS Характеристическая кривая становится почти плоской (т.е. i_D остается относительно постоянным, так как v_DS далее увеличивается). Напомним, что V_T (сейчас обозначено V_P) отрицательно для nустройство Работа за пределами точки отсечки (в области насыщения) получается, когда напряжение стока, V_DS, больше, чем —V_P (см. рисунок 15). В качестве примера, скажем V_P = -4V, это означает, что напряжение стока, v_DS, должен быть больше или равен — (- 4V), чтобы JFET оставался в области насыщения (нормальной работы).

Это описание указывает, что JFET является устройством типа истощения. Мы ожидаем, что его характеристики будут аналогичны характеристикам истощающих МОП-транзисторов. Однако есть важное исключение: хотя МОП-транзистор типа обеднения можно эксплуатировать в режиме улучшения (применяя положительный v_GS если устройство n-канал) это не практично в устройстве типа JFET. На практике максимум v_GS ограничено примерно 0.3V, так как pnПри этом небольшом прямом напряжении соединение остается практически обрезанным.

Рисунок 15 –– i_D против v_DS характерно для n-канал JFET (V_GS = 0V)

Изменение напряжения на затворе 3.1 JFET

В предыдущем разделе мы разработали i_D-v_DSхарактеристическая кривая с V_GS = 0. В этом разделе мы рассмотрим полный i_D-v_DSхарактеристики для различных значений v_GS, Обратите внимание, что в случае BJT характерные кривые (i_C-v_CE) иметь i_B в качестве параметра. FET — это устройство с управлением по напряжению, в котором v_GS контролирует Рисунок 16 показывает i_D-v_DS характеристические кривые для обоих n-канал и pканал JFET.

Рисунок 16-i_D-v_DSхарактеристические кривые для JFET

По мере увеличения  (v_GS является более негативным для n-канал и более позитивный для p-канал) формируется область истощения и достигается отсечение для более низких значений i_D, Следовательно для n-канал JFET на рисунке 16 (а), максимальный i_D уменьшает от I_DSS as v_GS сделано более негативно. Если v_GS далее уменьшается (более отрицательный), значение v_GS достигается после чего i_D будет равен нулю независимо от значения v_DS, Это значение v_GS называется V_{GS (OFF)} или напряжение отсечки (V_p). Значение V_p отрицательно для n-канал JFET и позитив для pканал JFET. V_p можно сравнить с V_T для режима истощения MOSFET.

Характеристики передачи 3.2 JFET

Передаточная характеристика представляет собой график тока стока, i_Dкак функция напряжения сток-исток, v_DS, С v_GS равен набору постоянных напряжений (v_GS = -3V, -2, -1V, 0V на рисунке 16 (a)). Передаточная характеристика практически не зависит от значения v_DS поскольку после того, как JFET достигнет предела, i_D остается относительно постоянным для увеличения значений v_DS, Это видно из i_D–v_DS кривые на рисунке 16, где каждая кривая становится примерно плоской для значений v_DS>V_p.

На рисунке 17 мы показываем характеристики передачи и i_D-v_DS характеристики для nканал JFET. Мы строим их с общим i_D ось, чтобы показать, как получить одно из другого. Передаточные характеристики могут быть получены из расширения i_D-v_DS кривые, показанные пунктирными линиями на рисунке 17. Наиболее полезный метод определения передаточной характеристики в области насыщения заключается в следующем соотношении (уравнение Шокли):

(16)

Следовательно, нам нужно только знать I_DSS и V_p для определения всей характеристики. В технических паспортах производителей часто указываются эти два параметра, поэтому можно построить передаточную характеристику. V_p в спецификации производителя отображается как V_{GS (OFF)}, Обратите внимание, что i_D насыщается (т.е. становится постоянным) при v_DS превышает напряжение, необходимое для отключения канала. Это можно выразить как уравнение для v_{DS, сидел} для каждый кривая, следующим образом:

(17)

As v_GS становится более отрицательным, отсечение происходит при более низких значениях v_DS и ток насыщения становится меньше. Полезная область для линейной работы находится выше уровня обрыва и ниже напряжения пробоя. В этом регионе, i_D насыщен и его значение зависит от v_GSв соответствии с уравнением (16) или передаточной характеристикой.

Рисунок 17 — Кривые передаточных характеристик JFET

Передача и i_D-v_DS характеристические кривые для JFET, которые показаны на рисунке 17, отличаются от соответствующих кривых для BJT. Кривые BJT могут быть представлены как равномерно распределенные для равномерных шагов в базовом токе из-за линейной зависимости между i_C и i_B, У JFET и MOSFET нет тока, аналогичного базовому току, потому что токи затвора равны нулю. Поэтому мы вынуждены показывать семейство кривых i_D против v_DSи отношения очень нелинейные.

Второе отличие относится к размеру и форме омической области характеристических кривых. Напомним, что при использовании BJT мы избегаем нелинейной работы, избегая нижнего 5% значений v_CE (т. е. область насыщения), Мы видим, что ширина омической области для JFET является функцией напряжения затвора к источнику. Омическая область является довольно линейной, пока колено не окажется близко к отщипыванию. Этот регион называется омический регион потому что, когда транзистор используется в этой области, он ведет себя как омический резистор, значение которого определяется значением v_GS. По мере уменьшения величины напряжения затвор-исток ширина омической области увеличивается. Мы также отмечаем из рисунка 17, что напряжение пробоя является функцией напряжения затвор-исток. Фактически, чтобы получить достаточно линейное усиление сигнала, мы должны использовать только относительно небольшой участок этих кривых — область линейного действия находится в активной области.

As v_DS увеличивается от нуля, точка разрыва возникает на каждой кривой, за пределами которой ток стока очень мало увеличивается, так как v_DS продолжает увеличиваться. При этом значении напряжения сток-исток происходит отрыв. Значения отсечки отмечены на рисунке 17 и связаны пунктирной кривой, которая отделяет омическую область от активной области. Как v_DS продолжает увеличиваться после обострения, достигается точка, где напряжение между стоком и истоком становится настолько большим, что обвал лавины происходит. (Это явление также имеет место в диодах и в БЯТ). В точке пробоя, i_D резко возрастает с незначительным увеличением v_DS, Этот сбой происходит на конце стока соединения затвор-канал. Следовательно, когда напряжение сток-затвор, v_DG, превышает напряжение пробоя (BV_GDS для pn соединение), лавина происходит [для v_GS = 0 V]. На данный момент, i_D-v_DS характеристика проявляет своеобразную форму, показанную в правой части рисунка 17.

Область между напряжением обрыва и лавинным пробоем называется активная область, рабочая область усилителя, область насыщения или защемление области. Омическая область (до отсечки) обычно называется область триоды, но иногда его называют управляемая напряжением область. JFET работает в омической области, когда требуется переменный резистор, и в приложениях переключения.

Напряжение пробоя является функцией v_GS а также V_DS, Поскольку величина напряжения между затвором и источником увеличивается (более отрицательным для nи больше позитива для p-канал), напряжение пробоя уменьшается (см. рисунок 17). С v_GS = V_pток утечки равен нулю (за исключением небольшого тока утечки) и при v_GS = 0, ток стока насыщается значением,

(18)

I_DSS это ток утечки насыщения к источнику.

Между отрывом и пробоем ток стока насыщается и не изменяется заметно в зависимости от v_DS, После того, как JFET пройдет рабочую точку отсечки, значение i_D можно получить из характеристических кривых или из уравнения

(19)

Более точная версия этого уравнения (с учетом небольшого наклона характеристических кривых) выглядит следующим образом:

(20)

λ аналогично λ для полевых МОП-транзисторов и 1 /V_A для БЖЦ. поскольку λ мал, мы предполагаем, что  , Это оправдывает исключение второго фактора в уравнении и использование аппроксимации для смещения и анализа большого сигнала.

Насыщение сток-исток, I_DSSявляется функцией температуры. Влияние температуры на V_p не большие. Тем не мение, I_DSS уменьшается при повышении температуры, при этом 25 уменьшается до 100%^o повышение температуры. Еще большие изменения происходят в V_p и I_DSS из-за небольших изменений в производственном процессе. Это можно увидеть, просмотрев Приложение для 2N3822, где максимум I_DSS 10 мА и минимум 2 мА.

Токи и напряжения в этом разделе представлены для nканал JFET. Значения для p-каналы JFET являются обратными тем, которые даны для nканальное.

Модель переменного тока 3.3 JFET Small-Signal

Модель слабого сигнала JFET может быть получена в соответствии с теми же процедурами, что и для MOSFET. Модель основана на соотношении уравнения (20). Если мы рассмотрим только ac составляющая напряжений и токов, мы имеем

(21)

Параметры в уравнении (21) задаются частными производными,

(22)

Полученная модель показана на рисунке 18. Обратите внимание, что модель идентична модели MOSFET, полученной ранее, за исключением того, что значения g_m и r_o рассчитываются по разным формулам. На самом деле формулы идентичны, если V_p заменяется V_T.

Рисунок 18 — Модель малого сигнала переменного тока JFET

Для разработки усилителя JFET точка Q для dc Ток смещения может быть определен либо графически, либо с помощью анализа цепи, предполагая, что для транзистора используется режим отрыва. dc ток смещения в точке Q должен лежать между 30% и 70% I_DSS, Это находит Q-точку в наиболее линейной области характеристических кривых.

Отношение между i_D и v_GS может быть нанесен на безразмерный график (т. е. нормализованную кривую), как показано на рисунке 20.

Вертикальная ось этого графика i_D/I_DSS и горизонтальная ось v_GS/V_p, Наклон кривой g_m.

Разумной процедурой для определения местоположения значения покоя вблизи центра линейной рабочей области является выбор и. Обратите внимание на рисунок 6.20, что это около середины кривой. Далее выбираем. Это дает широкий диапазон значений для v_ds которые удерживают транзистор в режиме отсечки.

Рисунок 20 —i_D/I_DSS против v_GS/V_p

Мы можем найти коэффициент трансдуктивности в точке Q либо по наклону кривой на рисунке 20, либо с помощью уравнения (22). Если мы используем эту процедуру, параметр Transconductance определяется как:

(23)

Помните, что это значение g_m зависит от предположения, что I_D установлен на половину I_DSS и V_GS . 0.3V_p, Эти значения обычно представляют собой хорошую отправную точку для установки значений покоя для JFET.

ПРЕДЫДУЩАЯ — 2. Металлооксидный полупроводник FET (MOSFET)

СЛЕДУЮЩАЯ — 4. Конфигурации усилителя FET и смещение

MOSFET Drain Voltage — Stack Exchange

Сопротивление непостоянно. Это зависит от того, в каком режиме вы находитесь. Cutoff, linear, режим перехода от линейного к насыщению и насыщению.

В вашем случае, я думаю, вы чрезмерно ограничиваете свою модель, говоря, что вам нужно определить свои Vds. Vds определяется вашей внешней схемой, к которой подключен ваш NMOS. Это означает, что Vds на самом деле является входом в вашу модель, а не определяется внутри.

Например, если ваш затвор подключен к 2 В, ваш исток подключен к GND, а ваш сток подключен через резистор 1 кОм к 5 В. В этом случае у вас изначально есть Vds 5 В, прежде чем начнет течь какой-либо ток. Затем, предполагая, что вы получите абсолютно идеальную ситуацию с NMOS, вы получите Vds = 0, тогда текущий ток составит 5 В / 1 кОм = 5 мА. Таким образом, это означает, что вы окажетесь на кривой Vds и Ids, варьирующейся от 0 мА до 5 мА. И Vds варьируется от 0 В до 5 В.

Итак, я предполагаю, что вас волнует стабильная ситуация. Итак, что вам нужно сделать, это угадать, «в каком режиме я нахожусь?».

Итак, я думаю, вам следует попробовать сделать это для каждого режима, отсечки, линейного и насыщенного, жестко закодировать значение для Rds. (что эквивалентно простой двухлинейной кусочной модели кривой Ids и Vds транзистора).

Затем предположите, что вы находитесь в линейном режиме или в режиме насыщения (очень легко проверить, находитесь ли вы в режиме отсечки, так как ваш Vgs ниже Vt).

Итак, у вас есть два уравнения и два неизвестных.

Equ1: Ids(Vgs, Vds)

Equ2: Vds(Ids, R, Rds, V1)

Где определено Vgs, определено R, определено V1 (5 В) и Rds может принимать одно из двух значений. Два значения Rds определены как R_linear и Rds_on.

Таким образом, вы получаете два решения на основе значений Rds. Затем вы используете два значения решения Vds и значения Rds, которые сопровождают его, и смотрите, имеют ли эти значения смысл. В основном вам нужно проверить, находится ли найденное вами решение ниже или выше точки перехода между линейным и насыщенным.

В вашей модели есть 3 разных режима: отсечка, линейный и насыщенность. Существует также режим, в котором он переходит от линейного к насыщению (но мы можем игнорировать его для простоты). Для всех значений Vgs, превышающих Vt, существует кривая, связывающая Vds с Ids. Эта кривая может быть представлена ​​так же, как вы, с набором «режимов», в которых она работает, или вы можете создать уравнение, которое соответствует этой кривой, и извлечь Ids и Vds.

http://www.ittc.ku.edu/~jstiles/312/handouts/Applying%20a%20Drain%20Voltage%20to%20an%20NMOS%20Device.pdf

И просто к сведению, вся концепция решения линейной уравнения, чтобы выяснить, какое значение Vds у вас есть в вашей модели транзистора, являются причиной того, почему существуют такие вещи, как SPICE — вычислительный инструмент, который сделает это за вас. У вас есть ситуация, когда большинство значений определены, но вам нужно решить несколько линейных уравнений, чтобы фактически выяснить, какое напряжение находится на транзисторе. Нет конкретного ответа как в устойчивом состоянии, так и в динамике, вы должны решить, что схема делает вокруг вашей детали, которая вам небезразлична. Это все равно, что сказать, каково напряжение на резисторе — ну, это зависит от тока, проходящего через него — и почему ток течет через резистор, ну, потому что к нему приложено напряжение! Итак, опять же, зависит только от схемы.

MOSFET – силовой, N-канальный, POWERTRENCH®100 В, 80 А, 9 мОм

%PDF-1.4 % 1 0 объект > эндообъект 5 0 объект >> эндообъект 2 0 объект > эндообъект 3 0 объект > эндообъект 4 0 объект > транслировать BroadVision, Inc.2020-05-11T16:38:22-07:002020-05-11T16:37:43-07:002020-05-11T16:38:22-07:00application/pdf

FDP3632 — MOSFET – Power, N-канальный, POWERTRENCH®100 В, 80 А, 9 мОм

ОН Полупроводник

Acrobat Distiller 20.