Шпаргалка по использованию JFET’ов | Записки программиста

25 апреля 2022

Полевые транзисторы делятся на полевые МОП-транзисторы (MOSFET) и полевые транзисторы с управляющим PN-переходом (JFET). Первые нам хорошо знакомы. Смотри шпаргалку по MOSFET’ам и примеры их использования далее по ссылкам. А вот JFET мы до сих пор не применяли. Давайте же это исправим.

Как и МОП-транзисторы, JFET имеют три терминала — затвор (gate), исток (source) и сток (drain), а также управляются напряжением на затворе. JFET являются depletion mode транзисторами. Бывают N-канальными и P-канальными, но последние вам почти наверняка не встретятся. Напомню, что MOSFET’ы в большинстве случаев являются enhancement mode и в равной степени встречаются как N-канальные, так и P-канальные.

Устройство JFET наглядно проиллюстрировано в книге «Learning the Art of Electronics» за авторством Thomas Hayes:

Ток между стоком и истоком (Id) является функцией от напряжения между затвором и истоком (Vgs). Когда это напряжение равно нулю, транзистор открыт и пропускает через себя максимально возможный ток Idss. Напряжение может быть чуть больше нуля, но не более 0.6 В. По мере уменьшения напряжения ток уменьшается, и становится равным нулю при достижении напряжения отсечки Vp (pinch-off voltage). Vp также обозначается как Vgs(off). Примите во внимание, что на картинке показан идеальный график. В реальности он сильно зависит от конкретного экземпляра транзистора, температуры, и прочих факторов.

В целом, все очень похоже на то, как работают МОП-транзисторы. Пусть вас не пугает отрицательное управляющее напряжение. Оно лишь означает, что на истоке транзистора нужно обеспечить большее напряжение, чем на затворе. Приведенный график при этом как бы сдвигается вправо. Важное отличие JFET от MOSFET заключается в отсутствии паразитного диода между истоком и стоком. То есть, это практически идеальный резистор управляемый напряжением.

JFET имеют много практических применений. Чаще всего они используются в составе интегральных схем, например, операционных усилителей с полевым входом, таких, как TL081/TL082. Радиолюбители делают на JFET генераторы и усилители. Генераторы на JFET склонны обладать большей температурной стабильностью, а усилители — меньшим коэффициентом шума, чем аналогичные схемы на биполярных транзисторах. Еще при помощи JFET можно сделать смеситель, АРУ, коммутировать ВЧ и НЧ сигналы. Конкретные схемы в большом количестве приводятся в книге «Experimental Methods in RF Design».

Из неприятностей, связанных с JFET, хочется отметить большую стоимость по сравнению с биполярными транзисторами, а также склонность конкретных компонентов исчезать. Так, в EMRFD практически во всех схемах используется транзистор J310. Сегодня он все еще доступен, но только как компонент для поверхностного монтажа MMBFJ310. Другие примеры некогда популярных, а ныне исчезнувших JFET — 2N3819 и MPF102. Существующие схемы приходится адаптировать под доступные компоненты.

В качестве близкого аналога J310 в моем регионе на момент написания статьи был доступен транзистор J111. J310 имеет Idss от 24 до 60 мА. Для J111 заявлен Idss не менее 20 мА. Vgs(off) составляет -2..-6.5 В для J310 против -3..-10 В для транзистора J111.

Чтобы окончательно убедиться, что J111 может быть использован в качестве замены J310, было решено опробовать его в схеме LC-генератора:

Схема адаптирована из EMRFD, Fig. 4.14, но аналогичные схемы встречались мне и в других источниках. Для начала было решено смоделировать ее в LTspice. Модель можно скачать здесь.

JFET в LTspice почему-то называется «nfj». Генератор не стартует, если только явно не добавить немного шума в модель источника питания. Для этого нужно воспользоваться компонентом под названием Arbitrary behavioral voltage source. Его можно найти под именем «bv».

По работе схемы все должно быть более-менее понятно. R2 обеспечивает положительное напряжение на истоке, L1 блокирует путь ВЧ сигналу в землю. C2-C3 обеспечивают обратную связь и фазовый сдвиг. L2 и С4 являются основными резонирующими элементами. D1 заботится о том, чтобы напряжение на затворе не превысило 0. 6 В. С генератора небольшая часть сигнала идет через C5 на буфер.

Схема прекрасно работает не только в модели, но и на практике. Она выдает сигнал с частотой около 4.9 МГц и уровнем 5.6 dBm. Следует отметить, что сигнал богат гармониками. Ему не помешает ФНЧ. Схеме можно найти много применений. Если заменить C4 на КПЕ или варикапы, получаем ГПД. Или можно заменить L2 на вариометр. Также при помощи варикапов схему можно превратить в частотный модулятор.

А используете ли вы JFET в своих проектах? Если да, то в каких схемах, и какие именно транзисторы?

Дополнение: См также посты Усилители управляемые напряжением на JFET и Схема коммутации НЧ сигналов на JFET.

Метки: Электроника.

3. Соединительный полевой транзистор (JFET)

Соединительный полевой транзистор (JFET)

МОП-транзистор имеет ряд преимуществ по сравнению с полевым транзистором (JFET). Примечательно, что входное сопротивление MOSFET выше, чем у JFET. По этой причине MOSFET выбран в пользу JFET для большинства приложений. Тем не менее, JFET все еще используется в ограниченных ситуациях, особенно для аналоговых приложений.

Мы видели, что для полевых МОП-транзисторов требуется ненулевое напряжение затвора, чтобы сформировать канал для проводимости. Ток основной несущей не может протекать между истоком и стоком без этого приложенного напряжения затвора. Напротив, JFET контролирует проводимость тока основной несущей в существующем канале между двумя омическими контактами. Это достигается путем изменения эквивалентной емкости устройства.

Хотя мы подошли к JFET без использования результатов, полученных ранее для MOSFET, мы увидим много общего в работе этих двух типов устройств. Эти сходства суммированы в Разделе 6: «Сравнение MOSFET и JFET».

Схема для физической структуры JFET показана на рисунке 13. Как и BJT, JFET представляет собой устройство с тремя терминалами. В основном только один pn соединение между воротами и каналом, а не два, как в BJT (хотя, кажется, есть два pn соединения, показанные на рисунке 13, соединяются параллельно, соединяя клеммы затвора вместе. Таким образом, они могут рассматриваться как одно соединение).

Компания n-канал JFET, показанный на рисунке 14 (a), построен с использованием полосы nтип материала с двумя pматериалы, рассредоточенные по полосе, по одному с каждой стороны. p-канал JFET имеет полосу pтип материала с двумя nматериалы типа рассеялись в полосе, как показано на рисунке 13 (б). На рисунке 13 также показаны символы схемы.

Чтобы получить представление о работе JFET, давайте подключим n-канал JFET во внешнюю цепь, как показано на рисунке 14 (a). Положительное напряжение питания, V_DD, применяется к стоку (это аналогично V_CC напряжение питания для BJT), а источник подключен к общему (заземление). Напряжение питания затвора, V_GG, применяется к воротам (это аналогично V_BB для БЮТ).

Рисунок 13-Физическая структура JFET

V_DD обеспечивает напряжение сток-исток, v_DS, что вызывает ток утечки, i_D, чтобы течь от стока к источнику. Поскольку соединение затвор-исток имеет обратное смещение, получается нулевой ток затвора. Ток утечки, i_D, равный току источника, существует в канале, окруженном pворота Напряжение затвор-источник, v_GS, который равен, создает область истощения в канале, который уменьшает ширину канала. Это, в свою очередь, увеличивает сопротивление между стоком и истоком.

Рисунок 14 — n-канальный JFET, подключенный к внешней схеме.

Рассмотрим работу JFET с v_GS = 0, как показано на рисунке 14 (b). Ток утечки, i_D, сквозь n-канал от стока до источника вызывает падение напряжения вдоль канала, с более высоким потенциалом в соединении сток-затвор. Это положительное напряжение на обратном смещении затвора pn соединение и создает область истощения, как показано темной заштрихованной областью на рисунке 14 (b). Когда мы увеличиваем v_DSток утечки, i_Dтакже увеличивается, как показано на рисунке 15.

Это действие приводит к увеличению области истощения и увеличению сопротивления канала между стоком и истоком. Как v_DS увеличивается, достигается точка, в которой область истощения отсекает весь канал на границе стока, и ток стока достигает своей точки насыщения. Если мы увеличим v_DS за этой точкой, i_D остается относительно постоянным. Значение насыщенного тока стока с V_GS = 0 является важным параметром. Это ток насыщения сток-исток, I_DSS, Мы нашли это KV_T² для режима истощения MOSFET. Как видно из рисунка 15, увеличение v_DS за пределами этого так называемого канала отщипнуть точка (-V_P, I_DSS) вызывает очень небольшое увеличение i_D, А i_D-v_DS Характеристическая кривая становится почти плоской (т.е. i_D остается относительно постоянным, так как v_DS далее увеличивается). Напомним, что V_T (сейчас обозначено V_P) отрицательно для nустройство Работа за пределами точки отсечки (в области насыщения) получается, когда напряжение стока, V_DS, больше, чем —V_P (см. рисунок 15). В качестве примера, скажем V_P = -4V, это означает, что напряжение стока, v_DS, должен быть больше или равен — (- 4V), чтобы JFET оставался в области насыщения (нормальной работы).

Это описание указывает, что JFET является устройством типа истощения. Мы ожидаем, что его характеристики будут аналогичны характеристикам истощающих МОП-транзисторов. Однако есть важное исключение: хотя МОП-транзистор типа обеднения можно эксплуатировать в режиме улучшения (применяя положительный v_GS если устройство n-канал) это не практично в устройстве типа JFET. На практике максимум v_GS ограничено примерно 0.3V, так как pnПри этом небольшом прямом напряжении соединение остается практически обрезанным.

Рисунок 15 –– i_D против v_DS характерно для n-канал JFET (V_GS = 0V)

Изменение напряжения на затворе 3.1 JFET

В предыдущем разделе мы разработали i_D-v_DSхарактеристическая кривая с V_GS = 0. В этом разделе мы рассмотрим полный i_D-v_DSхарактеристики для различных значений v_GS, Обратите внимание, что в случае BJT характерные кривые (i_C-v_CE) иметь i_B в качестве параметра. FET — это устройство с управлением по напряжению, в котором v_GS контролирует Рисунок 16 показывает i_D-v_DS характеристические кривые для обоих n-канал и pканал JFET.

Рисунок 16-i_D-v_DSхарактеристические кривые для JFET

По мере увеличения  (v_GS является более негативным для n-канал и более позитивный для p-канал) формируется область истощения и достигается отсечение для более низких значений i_D, Следовательно для n-канал JFET на рисунке 16 (а), максимальный i_D уменьшает от I_DSS as v_GS сделано более негативно. Если v_GS далее уменьшается (более отрицательный), значение v_GS достигается после чего i_D будет равен нулю независимо от значения v_DS, Это значение v_GS называется V_{GS (OFF)} или напряжение отсечки (V_p). Значение V_p отрицательно для n-канал JFET и позитив для pканал JFET. V_p можно сравнить с V_T для режима истощения MOSFET.

Характеристики передачи 3.2 JFET

Передаточная характеристика представляет собой график тока стока, i_Dкак функция напряжения сток-исток, v_DS, С v_GS равен набору постоянных напряжений (v_GS = -3V, -2, -1V, 0V на рисунке 16 (a)). Передаточная характеристика практически не зависит от значения v_DS поскольку после того, как JFET достигнет предела, i_D остается относительно постоянным для увеличения значений v_DS, Это видно из i_D–v_DS кривые на рисунке 16, где каждая кривая становится примерно плоской для значений v_DS>V_p.

На рисунке 17 мы показываем характеристики передачи и i_D-v_DS характеристики для nканал JFET. Мы строим их с общим i_D ось, чтобы показать, как получить одно из другого. Передаточные характеристики могут быть получены из расширения i_D-v_DS кривые, показанные пунктирными линиями на рисунке 17. Наиболее полезный метод определения передаточной характеристики в области насыщения заключается в следующем соотношении (уравнение Шокли):

(16)

Следовательно, нам нужно только знать I_DSS и V_p для определения всей характеристики. В технических паспортах производителей часто указываются эти два параметра, поэтому можно построить передаточную характеристику. V_p в спецификации производителя отображается как V_{GS (OFF)}, Обратите внимание, что i_D насыщается (т.е. становится постоянным) при v_DS превышает напряжение, необходимое для отключения канала. Это можно выразить как уравнение для v_{DS, сидел} для каждый кривая, следующим образом:

(17)

As v_GS становится более отрицательным, отсечение происходит при более низких значениях v_DS и ток насыщения становится меньше. Полезная область для линейной работы находится выше уровня обрыва и ниже напряжения пробоя. В этом регионе, i_D насыщен и его значение зависит от v_GSв соответствии с уравнением (16) или передаточной характеристикой.

Рисунок 17 — Кривые передаточных характеристик JFET

Передача и i_D-v_DS характеристические кривые для JFET, которые показаны на рисунке 17, отличаются от соответствующих кривых для BJT. Кривые BJT могут быть представлены как равномерно распределенные для равномерных шагов в базовом токе из-за линейной зависимости между i_C и i_B, У JFET и MOSFET нет тока, аналогичного базовому току, потому что токи затвора равны нулю. Поэтому мы вынуждены показывать семейство кривых i_D против v_DSи отношения очень нелинейные.

Второе отличие относится к размеру и форме омической области характеристических кривых. Напомним, что при использовании BJT мы избегаем нелинейной работы, избегая нижнего 5% значений v_CE (т.е. область насыщения), Мы видим, что ширина омической области для JFET является функцией напряжения затвора к источнику. Омическая область является довольно линейной, пока колено не окажется близко к отщипыванию. Этот регион называется омический регион потому что, когда транзистор используется в этой области, он ведет себя как омический резистор, значение которого определяется значением v_GS. По мере уменьшения величины напряжения затвор-исток ширина омической области увеличивается. Мы также отмечаем из рисунка 17, что напряжение пробоя является функцией напряжения затвор-исток. Фактически, чтобы получить достаточно линейное усиление сигнала, мы должны использовать только относительно небольшой участок этих кривых — область линейного действия находится в активной области.

As v_DS увеличивается от нуля, точка разрыва возникает на каждой кривой, за пределами которой ток стока очень мало увеличивается, так как v_DS продолжает увеличиваться. При этом значении напряжения сток-исток происходит отрыв. Значения отсечки отмечены на рисунке 17 и связаны пунктирной кривой, которая отделяет омическую область от активной области. Как v_DS продолжает увеличиваться после обострения, достигается точка, где напряжение между стоком и истоком становится настолько большим, что обвал лавины происходит. (Это явление также имеет место в диодах и в БЯТ). В точке пробоя, i_D резко возрастает с незначительным увеличением v_DS, Этот сбой происходит на конце стока соединения затвор-канал. Следовательно, когда напряжение сток-затвор, v_DG, превышает напряжение пробоя (BV_GDS для pn соединение), лавина происходит [для v_GS = 0 V]. На данный момент, i_D-v_DS характеристика проявляет своеобразную форму, показанную в правой части рисунка 17.

Область между напряжением обрыва и лавинным пробоем называется активная область, рабочая область усилителя, область насыщения или защемление области. Омическая область (до отсечки) обычно называется область триоды, но иногда его называют управляемая напряжением область. JFET работает в омической области, когда требуется переменный резистор, и в приложениях переключения.

Напряжение пробоя является функцией v_GS а также V_DS, Поскольку величина напряжения между затвором и источником увеличивается (более отрицательным для nи больше позитива для p-канал), напряжение пробоя уменьшается (см. рисунок 17). С v_GS = V_pток утечки равен нулю (за исключением небольшого тока утечки) и при v_GS = 0, ток стока насыщается значением,

(18)

I_DSS это ток утечки насыщения к источнику.

Между отрывом и пробоем ток стока насыщается и не изменяется заметно в зависимости от v_DS, После того, как JFET пройдет рабочую точку отсечки, значение i_D можно получить из характеристических кривых или из уравнения

(19)

Более точная версия этого уравнения (с учетом небольшого наклона характеристических кривых) выглядит следующим образом:

(20)

λ аналогично λ для полевых МОП-транзисторов и 1 /V_A для БЖЦ. поскольку λ мал, мы предполагаем, что  , Это оправдывает исключение второго фактора в уравнении и использование аппроксимации для смещения и анализа большого сигнала.

Насыщение сток-исток, I_DSSявляется функцией температуры. Влияние температуры на V_p не большие. Тем не мение, I_DSS уменьшается при повышении температуры, при этом 25 уменьшается до 100%^o повышение температуры. Еще большие изменения происходят в V_p и I_DSS из-за небольших изменений в производственном процессе. Это можно увидеть, просмотрев Приложение для 2N3822, где максимум I_DSS 10 мА и минимум 2 мА.

Токи и напряжения в этом разделе представлены для nканал JFET. Значения для p-каналы JFET являются обратными тем, которые даны для nканальное.

Модель переменного тока 3.3 JFET Small-Signal

Модель слабого сигнала JFET может быть получена в соответствии с теми же процедурами, что и для MOSFET. Модель основана на соотношении уравнения (20). Если мы рассмотрим только ac составляющая напряжений и токов, мы имеем

(21)

Параметры в уравнении (21) задаются частными производными,

(22)

Полученная модель показана на рисунке 18. Обратите внимание, что модель идентична модели MOSFET, полученной ранее, за исключением того, что значения g_m и r_o рассчитываются по разным формулам. На самом деле формулы идентичны, если V_p заменяется V_T.

Рисунок 18 — Модель малого сигнала переменного тока JFET

Для разработки усилителя JFET точка Q для dc Ток смещения может быть определен либо графически, либо с помощью анализа цепи, предполагая, что для транзистора используется режим отрыва. dc ток смещения в точке Q должен лежать между 30% и 70% I_DSS, Это находит Q-точку в наиболее линейной области характеристических кривых.

Отношение между i_D и v_GS может быть нанесен на безразмерный график (т.е. нормализованную кривую), как показано на рисунке 20.

Вертикальная ось этого графика i_D/I_DSS и горизонтальная ось v_GS/V_p, Наклон кривой g_m.

Разумной процедурой для определения местоположения значения покоя вблизи центра линейной рабочей области является выбор и. Обратите внимание на рисунок 6.20, что это около середины кривой. Далее выбираем. Это дает широкий диапазон значений для v_ds которые удерживают транзистор в режиме отсечки.

Рисунок 20 —i_D/I_DSS против v_GS/V_p

Мы можем найти коэффициент трансдуктивности в точке Q либо по наклону кривой на рисунке 20, либо с помощью уравнения (22). Если мы используем эту процедуру, параметр Transconductance определяется как:

(23)

Помните, что это значение g_m зависит от предположения, что I_D установлен на половину I_DSS и V_GS . 0.3V_p, Эти значения обычно представляют собой хорошую отправную точку для установки значений покоя для JFET.

ПРЕДЫДУЩАЯ — 2. Металлооксидный полупроводник FET (MOSFET)

СЛЕДУЮЩАЯ — 4. Конфигурации усилителя FET и смещение

Полевые транзисторы с

переходами (JFET) | Toshiba Electronic Devices & Storage Corporation

Эта страница частично использует JavaScript. Эта страница может работать неправильно, если эти функции не поддерживаются вашим браузером или настройка отключена.​
Пожалуйста, ищите необходимую информацию на следующих страницах:

<Работа JFET>
JFET : Junction Field-Effect Transistor
(1) В N-канальном переходе полевого транзистора (рис. 3-3 (a)), когда между стоком и истоком электроны текут от истока к стоку.
(2) Когда между затвором и истоком приложено обратное смещение, обедненный слой расширяется и подавляет поток электронов в (1). (Сужение пути потока электронов)
(3) При дальнейшем увеличении обратного напряжения смещения между затвором и истоком обедненный слой блокирует канал и поток электронов прекращается.

Как показано выше, напряжение между затвором и истоком управляет состоянием между стоком и истоком. Таким образом, полевые транзисторы — это устройства, управляемые напряжением.

Рис. 3-3(a) Символ и принцип действия полевого транзистора N-канального типаРис. 3-3(b) Символ и работа полевого транзистора JFET

P-канального типа Примечание. Направление тока противоположно направлению потока электронов. Механизм расширения обедненного слоя такой же, как и у диода.

Глава III: Транзисторы

Биполярные транзисторы (BJT)

Подробности

Резистор смещения Встроенные транзисторы (БРТ)

Подробности

Металлооксидно-полупроводниковые полевые транзисторы (МОП-транзисторы)

Подробности

Различия между BJT и MOSFET

Подробности

Структура и работа МОП-транзистора

Подробности

Улучшение характеристик MOSFET: Факторы принятия решения R

DS(ON)

Подробности

Улучшение характеристик MOSFET: приближение к низкому R _DS(ON)

Подробности

Улучшение характеристик полевых МОП-транзисторов: МОП-транзисторы с суперпереходом (SJ-MOS)

Подробности

Обзор характеристик MOSFET по структуре

Подробности

Характеристики полевых МОП-транзисторов: ток стока и рассеиваемая мощность

Подробности

Производительность полевых МОП-транзисторов: лавинная способность

Подробности

Производительность МОП-транзисторов: характеристика емкости

Подробности

Характеристики полевых МОП-транзисторов: зона безопасной работы (или зона безопасной работы)

Подробности

Биполярные транзисторы с изолированным затвором (IGBT)

Подробности

Работа биполярных транзисторов с изолированным затвором (IGBT)

Подробности

Улучшение характеристик БТИЗ: эволюция вертикальной конструкции

Подробности

Что такое RC-IGBT и IEGT?

Подробности

Сравнение передовых характеристик IGBT и MOSFET

Подробности

Сравнение транзисторов по структуре

Подробности

Спецификации МОП-транзисторов: максимальные номиналы

Подробности

Спецификации МОП-транзисторов: электрические характеристики

Подробности

Спецификации МОП-транзисторов: емкость и характеристики переключения

Подробности

Листы данных MOSFET: корпусной диод

Подробности

• Глава I: Основы полупроводников
• Глава II: Диоды
• Глава IV: ИС локального источника питания
• Глава V: Изоляторы/Твердотельные реле

Связанная информация

• Продукция
  • МОП-транзисторы
  • Соединительные полевые транзисторы
• Замечания по применению
  • МОП-транзисторы / биполярные транзисторы
• Часто задаваемые вопросы
  • МОП-транзисторы / биполярные транзисторы

Откроется новое окно

JFET (полевой транзистор)

JFET

• написал: админ

Что такое JFET?

 

A JFET (переходной полевой транзистор) представляет собой полупроводниковый прибор с тремя выводами, в котором проводимость тока осуществляется одним типом носителей – электронами или дырками. Проводимость тока регулируется с помощью электрического поля между затвором и проводящим каналом устройства. Соединение FET имеет высокое входное сопротивление и низкий уровень шума.

 

Контролируемые детали

 

JFET состоит из кремниевого стержня p-типа или n-типа, содержащего два PN-перехода по бокам. Стержень образует проводящий канал для носителей заряда. Если стержень p-типа, он называется p-канальным JFET; а если стержень n-типа, он называется n-канальным JFET. Два диода, образующие PN-переходы, соединены внутри, а общая клемма, называемая Gate , удалена. Другие терминалы истока и стока вынесены из штанги. Таким образом, JFET имеет три клеммы, такие как затвор (G), исток (S) и сток (D).

 

Конструкция JFET

 

Полярность

 

Полярность P- и N-типа полевых транзисторов показаны на следующем рисунке. В каждом случае напряжение между затвором и истоком таково, что затвор смещен в обратном направлении.

Клеммы истока и стока взаимозаменяемы.

 

Полярность JFET

 

Можно отметить следующие моменты:

 

1. Входная цепь (т. е. затвор-исток) полевого транзистора с обратным смещением. Это означает, что устройство имеет высокое входное сопротивление.
2. Слив настолько смещен относительно исток стока, текущий ID течет от истока к стоку.
3. Во всех переходных полевых транзисторах ток истока (IS) равен току стока, т. е. IS = ID.

 

Принцип

 

Два соединения PN по бокам образуют два обедненных слоя. Проводимость тока носителями заряда (то есть электронами) осуществляется через канал между двумя обедненными слоями и из стока. Шириной, а следовательно, и сопротивлением этого канала можно управлять, изменяя входное напряжение ВГС. Чем больше обратное напряжение VGS, тем шире обедненный слой и уже проводящий канал. Более узкий канал означает большее сопротивление и, следовательно, ток между истоком и стоком уменьшается. Обратное произойдет, когда VGS уменьшится. Таким образом, JFET работает по принципу, что ширину и, следовательно, сопротивление проводящего канала можно изменять, изменяя обратное напряжение VGS. Другими словами, величину тока стока ID можно изменить, изменив VGS.

 

Как это работает?

 

Работу перехода FET можно объяснить следующим образом: стороны стержня образуют слои истощения. Электроны будут течь от истока к стоку через канал между обедненными слоями. Размер обедненных слоев определяет ширину канала и, следовательно, проводимость тока через стержень.

Случай II : При подаче обратного напряжения VGS между выводами затвора и истока ширина обедненного слоя увеличивается. Это уменьшает ширину проводящего канала, тем самым увеличивая сопротивление стержня n-типа. Следовательно, ток от истока к стоку уменьшается. С другой стороны, при уменьшении обратного смещения на затворе уменьшается и ширина обедненного слоя. Это увеличивает ширину проводящего канала и, следовательно, ток от истока к стоку.

 

p-канальный JFET работает так же, как n-канальный JFET, за исключением того, что носителями тока в канале будут дырки, а не электроны, а полярность VGS и VDS обратная.

Различия между JFET и BJT

. канал типа и электроны в канале n-типа. По этой причине его также называют униполярным транзистором. Однако в обычном БЯТ в проводимости участвуют как электроны, так и дырки. Поэтому он называется биполярным транзистором.

Поскольку входная цепь полевого транзистора с обратным смещением, поэтому он имеет высокое входное сопротивление. Однако входная цепь BJT смещена в прямом направлении и, следовательно, имеет низкий входной импеданс.

Основное функциональное различие между JFET и BJT заключается в том, что на затвор JFET ток не поступает. Однако в типичном биполярном транзисторе ток базы может составлять несколько мкА.