Site Loader

Содержание

НОУ ИНТУИТ | Лекция | Реализация логических элементов

Аннотация: Рассматривается различные технологии реализации логических элементов.

Логические элементы транзисторно-транзисторной логики

Схемы транзисторно-транзисторной логики (ТТЛ) базируются на биполярных транзисторах npn-структуры. Базовым элементом (рис. 16.1) данной технологии является схема И-НЕ. Логическое умножение осуществляется за счет свойств многоэмиттерного транзистора VT1 [1]. При подаче хотя бы одного логического нуля на эмиттеры этого транзистора замыкается цепь: +5 В, сопротивление R1, переход база-эмиттер, земля на входе. При этом транзисторы VT2 и VT3 остаются закрытыми. Поэтому выходная цепь не замкнута, падения напряжения в ней нет, следовательно, в точке F на выходе схемы будет потенциал источника питания, т.е. логическая единица. Выполняется правило И-НЕ [2]: при подаче хотя бы одного нуля на выходе схемы получили логическую единицу.


Рис. 16.1. Базовый элемент И-НЕ на ТТЛ

При подаче логической единицы на все входы схемы замыкается цепь: +5 В, сопротивление R2, транзистор VT2, сопротивление R3 , земля. Следовательно, на базу выходного транзистора VT3 подается потенциал, достаточный для его открытия (соответствует падению напряжения на сопротивлении R3). Через открытый транзистор VT3 замыкается буферная цепь: +5 В, сопротивление R4, транзистор VT3, земля. Следовательно, на выходе F будет потенциал, соответствующий падению напряжения на открытом транзисторе VT3, т.е. 0.4 В. Таким образом, F=0.

На рис. 16.2 представлен логический элемент ИЛИ-НЕ. Логическое сложение осуществляется за счет монтажного соединения транзисторов VT3 и VT4. Замыкание буферной цепи (состояние F=0 ) в этом случае возможно при замыкании хотя бы одной из цепей, проходящих через сопротивления R2 и R3. Эти цепи замыкаются в том случае, если на входы подается хотя бы одна логическая единица.

Таким образом, выполняется правило ИЛИ-НЕ [2]: при подаче хотя бы одной единицы на выходе схемы получим логический ноль.

При замене в схеме И-НЕ многоэмиттерного транзистора VT1 на одноэмиттерный получается инвертор (рис. 16.3).


Рис. 16.3. Логический элемент НЕ на ТТЛ

Буферная часть схем логических элементов ТТЛ-технологии может быть реализована по-разному. В частности, резистор в буферной части может быть вынесен за пределы интегральной схемы, при этом существенно уменьшаются потери и нагрев кристалла. Такие схемы называются схемами «с открытым коллектором «. Пример такой схемы приведен на рис. 16.4.


Рис. 16.4. Базовый элемент И-НЕ на ТТЛ с открытым коллектором

В схемах с активной нагрузкой (рис. 16.5) состояние буферной цепи определяется состоянием не одного, а двух транзисторов.


Рис. 16.5. Базовый элемент И-НЕ на ТТЛ с активной нагрузкой

Буферные схемы на три состояния (первые два – логический 0 и логическая 1 ) имеют помимо информационных, разрешающий вход Е (рис. 16.6). При Е=1 диод VD2 подключен на обратное напряжение, поэтому дополнительная цепь, включающая в себя диод VD2 и вход Е, разомкнута и не влияет на работу логического элемента. Таким образом, осуществляется «разрешение» работы элемента. При отсутствии такового разрешения Е=0. Диод VD2 оказывается подключенным на прямое напряжение, замыкается цепь + 5 В, сопротивление R2, открытый диод VD2, земля на входе E. Следовательно, на базу транзистора VT3 в буферной части схемы подается потенциал, соответствующий падению напряжения на открытом диоде, т.е. 0.2 В. При таких условиях данный транзистор закрыт, поэтому выход F оказывается отключенным от источника питания. Кроме того, независимо от состояния информационных входов A и B, замкнется входная цепь +5 В, сопротивление R1, переход база-эмиттер транзистора VT1, земля на входе E.

Поэтому, как было описано выше, транзисторы VT2 и VT4 будут закрыты. Вследствие закрытия VT4 выход F будет отключен также и от земли. Таким образом, схема будет не в нулевом и не в единичном, а в «третьем» состоянии, которое называется состоянием
высокого сопротивления
, Z-состоянием, высокоимпедансным состоянием. Все перечисленные термины обозначают одно и то же: выход схемы отключен и от источника питания, и от земли.


Рис. 16.6. Базовый элемент И-НЕ на ТТЛ с выходом на три состояния

Логические элементы nМОП-технологии

Схемы nМОП-технологии базируются на полевых (МОП) транзисторах с индуцированным каналом n-типа. Базовым элементом (рис. П16.7) данной технологии является схема И-НЕ. Логическое умножение осуществляется за счет последовательного соединения каналов транзисторов VT1 и VT2. Канал между истоком и стоком в nМОП-транзисторе индуцируется в том случае, когда на затвор (вход схемы) подается положительный относительно подложки потенциал.

Цепь от +5 В до земли замкнется только в одном случае, когда A=B=1, поскольку в этом случае оба транзистора открываются и образуется единый канал, замыкающий цепь.


Рис. 16.7. Логический элемент И-НЕ nМОП-технологии

Функция ИЛИ-НЕ осуществляется за счет параллельного соединения таких транзисторов (рис. 16.8): при подаче хотя бы на один вход единицы индуцируется канал в соответствующем транзисторе и замыкается цепь от +5 В до земли. Следовательно, на выходе будет потенциал, соответствующий падению напряжения в канале транзистора, т.е. 0,2 В, при этом F=0.


Рис. 16.8. Логический элемент ИЛИ-НЕ nМОП-технологии

Схема инвертора (рис. 16.9) строится на базе одного транзистора.


Рис. 16.9. Логический элемент НЕ nМОП-технологии

Логические схемы

Логические элементы, включая вентили, счетчики и запоминающие устройства, изготавливаются в виде интегральных модулей, или инте­гральных схем (ИС). Эти ИС разбивают на классы, называемые семей­ствами, по числу полупроводниковых приборов, содержащихся в одной ИС. В настоящее время существуют следующие семейства.

1.

ИС низкой степени интеграции

до 10 приборов.

2.

ИС средней степени интеграции

10-100 приборов.

3.

ИС большой степени интеграции, или большие ИС (БИС)

100-1000 приборов.

4.

ИС сверхбольшой степени интеграции, или сверхбольшие ИС (СБИС)

1000-10000 приборов.

5.

Ультрабольшие ИС (УБИС)

10000-100000 приборов.

Степень интеграции определяет сложность интегральной схемы. Ка­ждое следующее по сложности семейство характеризуется десятикрат­ным увеличением числа элементов по сравнению с предыдущим. К ИС низкой и средней степени интеграции относятся дискретные логические элементы, такие, как вентили, счетчики и регистры. БИС иСБИС используются в качестве запоминающих устройств, микропроцессоров и за­конченных систем, таких, как микрокомпьютеры.

Логические состояния

Логический элемент имеет два различных состояния: состояние логи­ческого 0, представляемое низким уровнем напряжения, обычно 0 В; и состояние логической 1. представляемое высоким уровнем напряжения (положительной полярности в случае положительной логики и отрица­тельной полярности в случае отрицательной логики).

Уровень напряже­ния, который представляет логическую 1. зависит от используемого ти­па ИС. Для ИС, изготавливаемых по биполярной технологии, например для ПС ТТ, I (ИС на основе транзисторно-транзисторной логики), логи­ческой 1 соответствует напряжение 5 В, в то время как для ИС КМОП (ИС на комплементарных, или дополняющих, МОП-транзисторах) логи­ческая 1 может быть представлена напряжением в диапазоне от 3 до 15 В и выше. ИС ТТЛ имеют преимущество в быстродействии, а ИС КМОП позволяют реализовать более высокую степень интеграции компонентов

(т. е. позволяют разместить большее число логических элементов в одном интегральном модуле) и не требуют использования стабилизированных источников питания.

 

Транзисторно-транзисторные логические элементы (ТТЛ)

ТТЛ-элементы применяются в интегральных схемах и обеспечивают вы­сокую скорость переключения. На рис. 34.1 показана упрощенная схема логического элемента И-НЕ с многоэмиттерным транзистором T1 на вхо­де. Когда на обоих входах присутствует логический 0, транзистор T1 насыщен и напряжение на его коллекторе близко к 0 В. Следователь­но, транзистор T2 находится в состоянии отсечки, и на выходе мыимеем логическую 1. Когда на оба входа подается логическая 1, транзистор T1 закрывается и переключает транзистор T2 в состояние насыщения. В этом случае на выходе элемента мы имеем логический 0.

Рис. 34.1. Логический элемент И-НЕ (ТТЛ-типа). 

Логические элементы на полевых транзисторах

Логические схемы в настоящее время изготавливаются только в виде ин­тегральных схем. Огромное количество логических элементов можно раз­местить на мельчайшем кристалле (чипе) кремния размером 1х2 мм. В силу своей простоты полевые транзисторы применяются чаще, чем бипо­лярные транзисторы. Наиболее широко распространены логические эле­менты на основе так называемых КМОП-ячеек (здесь они не рассматри­ваются). На рис. 34.2 приведена схема логического элемента ИЛИ-НЕ на МОП-транзисторах, который работает на основе отрицательной логи­ки. В этой схеме T1 и T2 — полевые МОП-транзисторы с каналом p-типа (работающие в режиме обогащения). Когда на обоих входах присутствует Уровень логического 0, транзисторы T1 и T2 находятся в состоянии отсеч­ки и на выходе мы имеем логическую 1 (-

VDD= -20 В). Когда на один или на оба входа подается логическая 1 (например, -20 В), открываются один или оба транзистора и на выходе мы получаем логический 0.

Рис. 34.2.   Логический элемент                         Рис. 34.3.   Логический элемент на И-НЕ 

ИЛИ-НЕ на МОП-транзисторах.                                             МОП-транзисторах.        

 

На рис. 34.3 показана схема логического элемента И-НЕ на основе полевых МОП-транзисторов с каналом п-типа. Поскольку используется источник питания положительной полярности, данный логический эле­мент работает на основе положительной логики. Транзистор T3 постоян­но смещен в активную рабочую область напряжением VDD, подаваемым на затвор, и выполняет функцию активной нагрузки логического эле­мента. Когда на одном или на обоих входах присутствует логический 0, один или оба транзистора находятся в состоянии отсечки, выдавая ло­гическую 1 на выходе. Ток через транзисторы будет протекать только в том случае, когда на оба входа будет подана логическая 1, и только в этом случае мы получим на выходе логический 0.

Булевы выражения

Функции, реализуемые отдельным логическим элементом или комбина­цией логических элементов, могут быть выражены логическими форму­лами, называемыми булевыми выражениями. В булевой алгебре исполь­зуются следующие обозначения логических функций (см. табл. 34.1):

• Функция И обозначается символом точки (·). Двухвходовый (входы А и В) логический элемент И вырабатывает на выходе сигнал, предста­вляемый булевым выражением А · В.

• Функция ИЛИ обозначается символом (+). Двухвходовый логический элемент ИЛИ вырабатывает на выходе сигнал, представляемый буле­вым выражением А + В.

Таблица 34.1. Булевы выражения

Функция

Обозначение в булевой алгебре

И

А·В

или

А+В

 

НЕ

 

И-НЕ

 

ИЛИ-НЕ

 

Исключающее ИЛИ

 

Исключающее ИЛИ-НЕ

 

• Логическая функция НЕ обозначается символом черты над обозначе­нием входного сигнала. Логическая схема НЕ с одним входом А вы­рабатывает на выходе сигнал, представляемый булевым выражением  (читается «НЕ А»).

Через эти простые функции можно выразить более сложные:

 • Функция Н-НЕ записывается как .

Функция ИЛИ-НЕ записывается как .

• Функция Исключающее ИЛИ записывается как . Ее можно также записать, используя специальное обозначение, .

• Функция Исключающее ИЛИ-НЕ записывается как . Ее можно также записать, используя специальное обозначение, .

Комбинаторная логика

Рассмотрим логическую схему на рис. 34.4. Логическую функцию, вы­полняемую этой схемой, можно описать с помощью следующих булевых выражений.

Выходной сигнал логического элемента ИЛИ (i): A + В

Выходной сигнал логического элемента И-ИЕ (ii):  

Выходной сигнал логического элемента ИЛИ (iii): (А + В) +

Пример 1

Обратимся к рис. 34.5.

а) Найдите булево выражение для логической функции изображенной ком­бинации логических элементов.

б) Составьте таблицу истинности, показывающую логические состояния во всех точках схемы, и докажите, что эту схему можно свести к одному логическому элементу.

Решение

а) Булево выражение для точки С = .

    Булево выражение для точки D= .

    Булево выражение для точки F = ·.

б) Таблица истинности

Входы

Точки

Выход

А

 

В

 

С

 

D

 

F

 

0

0

1

1

1

0

1

1

0

0

1

0

0

1

0

1

1

0

0

0

Как видно из таблицы истинности, приведенная комбинация логических эле­ментов эквивалентна логическому элементу ИЛИ-НЕ.

 

Пример 2                                         

Обратимся к рис. 34.6.                                                     

а) Найдите булево выражение для логической функции изображенной комбинации логических элементов.                                    

б) Составьте таблицу истинности, показывающую логические состояния во всех точках схемы, и докажите, что эту схему можно свести к одному  логическому элементу.  

                                          

                          

                                            

Решение

а) Булево выражение для точки С = .

    Булево выражение для точки D = .

    Булево выражение для точки F =  +.

6) Таблица истинности

Входы

Точки

Выход

А

 

В

 

С

 

D

 

F

 

0

0

1

1

1

0

1

1

0

1

1

0

0

1

1

1

1

0

0

0

Как видно из таблицы истинности, приведенная комбинация логических эле­ментов эквивалентна логическому элементу И-НЕ.

Счетчики

Функцию счета в двоичном счетчике выполняет бистабильный мульти­вибратор, или делитель на 2, чаще называемый триггером. Цепочка из нескольких таких триггеров образует счетчик. На рис. 34.7 показан двоичный счетчик, состоящий из трех триггеров. Каждый триггер делит частоту поступающих импульсов на 2. Таким образом, два последовательных триггера обеспечивают деление на 4 (2 · 2), а три триггера – на 8 (2 · 2 · 2). Другими словами, на каждые восемь входных импульсов на выходе А появятся четыре импульса, на выходе В — два импульса и на выходе С — один импульс (рис. 34.7).

Как уже говорилось в гл. 32, бистабильный мультивибратор изменя­ет свое состояние только во время действия одного из фронтов входного импульса. Уровень входного импульса изменяется от 0 к 1 и обратно к 0, и так для каждого приходящего импульса. Обычно предполагается, что состояние триггера изменяется при приходе отрицательного фронта импульса (т. е. при переходе от 1 к 0).

Сигнал на выходе QА  триггера А соответствует 20, или столбцу «еди­ниц» в табл. 34.2, сигнал на выходе QB— 21, или столбцу «двоек», и наконец, сигнал на выходе QC — 22, или столбцу «четверок». После по­ступления 6 импульсов на вход счетчика он оказывается в следующем состоянии: А (число единиц) = 0, В (число двоек) = 1. С (число четве­рок) = 1; это состояние соответствует десятичному числу 6 (0 + 2 + 4).

Рис. 34.7. Двоичный счетчик на трех триггерах.

Таблица 34.2

Импульс

QА

единицы (20)

QB

двойки (21)

QC

четверки (22)

0

0

0

0

1

1

0

0

2

0

1

0

3

1

1

0

4

0

0

1

5

1

0

1

6

0

1

1

7

1

1

1

8

0

0

0

В двоичном исчислении это число записывается как 110 при порядке сле­дования двоичных разрядов СВА. Обратите внимание, что в счетчике дво­ичному разряду единиц соответствует выход первого триггера, начиная от входа счетчика, а в двоичном числе разряд единиц всегда является самым правым разрядом.

Когда приходит седьмой импульс, на всех выходах счетчика устана­вливается 1. Восьмой импульс сбрасывает все триггеры в 0. Еще раз отметим, что выходной сигнал каждого триггера представляет столбец в таблице двоичного кода. Сам двоичный код записывается в порядке СВА.

Обратная связь

Обратная связь вводится в двоичных счетчиках для изменения коэффи­циента деления частоты входного сигнала. Для примера рассмотрим дей­ствие обратной связи в счетчике на рис. 34.8(а), состоящем из трех триг­геров. Процесс счета происходит обычным образом до прихода третьего импульса, когда счетчик находится в состоянии 011 (см. табл. 34.3).

Рис. 34.8. (а) Счетчик-делитель на 6 с обратной связью, охватывающей триг­геры В и С.

(б) Замена петли обратной связи эквивалентным модулем деления на 3.

Таблица 34.3

Импульс

QА

QB

QC

0

0

0

0

1

1

0

0

2

0

1

0

3

1

1

0

Обратная связь

(0)

(0)

(1)

4

0

1

1

5

1

1

1

6

0

0

0

Четвертый импульс переключает сигнал на выходах А и В к 0 и на выходе С к 1. В отсутствие обратной связи счетчик переключился бы в состо­яние 100. Однако при включении обратной связи изменение сигнала на выходе С передается на вход триггера В, возвращая его выходной сигнал обратно к 1. Счетчик окажется в состоянии 110. Пятый импульс переключит все выходы к 1, и шестой импульс сбросит все триггеры в 0, т. е. получился счетчик-делитель на 6.

Вообще, можно показать, что петля обратной связи уменьшает коэф­фициент деления триггеров внутри петли на 1. В предыдущем примере внутри петли обратной связи находились триггеры В и С. Без обратной связи они осуществляли деление на 4. С обратной связью триггеры В и С образуют блок деления на 3 (= 4 – 1), как показано на рис. 34.8(б). С уче­том триггера А вне петли обратной связи полный коэффициент деления счетчика равен    6 (= 2 · 3).

 

Десятичный счетчик

На рис. 34.9(а) изображена схема десятичного счетчика с двумя петлями обратной связи. Обратной связью охвачены : 1) блок 1, включающий триггеры С и D и обеспечивающий деление на 3 (= 4 – 1), и 2) блок 2, включающий блок 1 и триггер В. Из рис. 34.9(б) видно, что без обратной связи блок 2 делил бы на 6 (= 2 · 3). С обратной связью его коэффициент деления равен 5 (= 6 – 1). С учетом триггера А, не охваченного обратной связью, полный коэффициент деления счетчика равен 10 (= 2 · 5).

 

Регистр сдвига

Для передачи данных из одной части системы, например компьютера, в другую можно использовать два метода. Первый, более быстрый, заклю­чается в одновременной передаче всех разрядов. При этом для передачи восьми разрядов требуется восемь отдельных линий. Для передачи ин­формации на расстояния в несколько метров этот метод вполне пригоден, но при передаче на большие расстояния, например между городами, он становится слишком дорогим. В этом случае применяется второй, более медленный метод: данные передаются последовательно разряд за раз­рядом по одному проводу. Для одновременного сдвига всех двоичных разрядов влево или вправо применяется регистр сдвига. Он состоит из нескольких триггеров, способных передвигать двоичные разряды в после­довательном порядке.

Рис. 34.9. Десятичный счетчик (а) и его представление в виде эквивалентных модулей (б).

Кольцевой счетчик

Кольцевой счетчик — это обычный счетчик, составленный из нескольких триггеров, в котором выходной сигнал подается обратно на вход, отсюда и происходит его название. Импульсы циркулируют по счетчику от вхо­да к выходу и обратно на вход. В конце каждого цикла выходной сигнал кольцевого счетчика можно снять для переключения другого счетчика. Например, выходной сигнал десятичного, или декадного, счетчика можно использовать для переключения еще одного декадного счетчика, обеспе­чивая тем самым коэффициент пересчета, равный 100.

Фиксатор (триггер-защелка)

В гл. 32 рассматривались бистабильные мультивибраторы, или триггеры, построенные на дискретных компонентах. Триггеры — очень важные и нужные базовые элементы логических устройств. Они применяются в качестве делителей на 2, фиксаторов (одноразрядные ячейки памяти) и для других целей.

Базовый триггер, называемый RS-триггером, или триггером-защелкой, показан на рис. 34.10. Два выходных сигнала, снимаемые с выходов Q и  (НЕ Q), находятся в противофазе друг к другу. Если Q = 1, то  = 0, и наоборот. Таблица истинности для RS-триггера приведена на рис. 34.10(в). При подаче логической 1 на вход R (Reset сброс) на вы­ходе Q устанавливается уровень логического 0 (и уровень логической 1 на выходе ), при подаче логической 1 на вход S (Set установка) на выходе Q устанавливается уровень логической 1 (и уровень логического 0 на выходе ).

S

R

 

0

0

Без изменений

0

1

  1. 0     1     (Сброс)

1

0

  1. 1     0     (Установка)

1

1

Неопределенное состояние

(в)

Более сложным устройством по сравнению с простым RS-триггером является тактируемый JK-триггер, в котором имеется тактовый вход и отсутствует неопределенное состояние (рис. 34.11). Тактовый вход важен для синхронных систем, в которых переключение триггеров происходит лишь тогда, когда на тактовый вход подается логическая 1. При установ­ке логической 1 на обоих входах J и К триггера его выход переключается из уровня логического 0 в логическую 1 при поступлении каждого такто­вого импульса.

Тактовый вход

J 

 

К

 

  1. Q             

0

X

X

Без изменений

1

0

0

Без изменений

1

0

1

  1. 1

1

1

0

  1. 0

1

1

1

Переключение

                                         

 

 

                                                  (а)                                                           (б)

Рис. 34.11. Условное обозначение (а) и таблица истинности (б) JK-триггера.

Логические элементы в виде ИС

Логические элементы изготавливаются в виде интегральных схем и вы­пускаются в виде модулей, содержащих большое число идентичных эле­ментов на одном модуле (чипе). Известны два основных типа ИС: ИС ТТЛ и ИС КМОП. Примеры ИС ТТЛ приведены на рис. 34.12.

Рис. 34.12.

В этом видео рассказывается о элементах транзисторно-транзисторной логики:

Добавить комментарий

Элементы транзисторных логик: схемы, ТТЛ, ТТЛШ, КМОП

Для конкретной серии микросхем характерно использование типового электронного узла — базового логического элемента. Этот элемент является основой построения самых разнообразных цифровых электронных устройств.

Ниже рассмотрим особенности базовых логических элементов различных логик.

Элементы транзисторно-транзисторной логики

Характерной особенностью ТТЛ является использование многоэмиттерных транзисторов. Эти транзисторы сконструированы таким образом, что отдельные эмиттеры не оказывают влияния друг на друга. Каждому эмиттеру соответствует свой p-n-переход. В первом приближении многоэмиттерный транзисторможет моделироваться схемой на диодах (см. пунктир на рис. 3.27).

Васильев Дмитрий Петрович

Профессор электротехники СПбГПУ

Задать вопрос

Упрощенная схема ТТЛ-элемента приведена на рис. 3.27. При мысленной замене многоэмиттерного транзистора диодами получаем элемент диодно-транзисторной логики «И-НЕ». Из анализа схемы можно сделать вывод, что если на один из входов или на оба входа подать низкий уровень напряжения, то ток базы транзистора Т2 будет равен нулю, и на коллекторе транзистора Т2 будет высокий уровень напряжения.

Если на оба входа подать высокий уровень напряжения, то через базу Т2 транзистора будет протекать большой базовый ток и на коллекторе транзистора Т2 будет низкий уровень напряжения, т. е. данный элемент реализует функцию И-НЕ:

uвых= u1· u2. Базовый элемент ТТЛ содержит многоэмиттерный транзистор, выполняющий логическую операцию И, и сложный инвертор (рис. 3.28).
Если на один или оба входа одновременно подан низкий уровень напряжения, то многоэмиттерный транзистор находится в состоянии насыщения и транзистор Т2 закрыт, а следовательно, закрыт и транзистор Т4, т. е. на выходе будет высокий уровень напряжения.

Васильев Дмитрий Петрович

Профессор электротехники СПбГПУ

Задать вопрос

Если на обоих входах одновременно действует высокий уровень напряжения, то транзистор Т2 открывается и входит в режим насыщения, что приводит к открытию и насыщению транзистора Т4 и запиранию транзистора Т3, т. е. реализуется функция И-НЕ.

Для увеличения быстродействия элементов ТТЛ используются транзисторы с диодами Шоттки (транзисторы Шоттки).

Логические элементы ТТЛШ (на примере серии К555)

В качестве базового элемента серии микросхем К555 использован элемент И-НЕ. На рис. 3.29, а изображена схема этого элемента, а условное графическое обозначение транзистора Шоттки приведено на рис. 3.29, б.
Такой транзистор эквивалентен рассмотренной выше паре из обычного транзистора и диода Шоттки. ТранзисторVT4 — обычный биполярный транзистор.

Если оба входных напряжения uвх1и uвх2 имеют высокий уровень, то диодыVD3 и VD4 закрыты, транзисторы VT1,VT5 открыты и на выходе имеет место напряжение низкого уровня. Если хотя бы на одном входе имеется напряжение низкого уровня, то транзисторы VT1 и VT5 закрыты, а транзисторы VT3 и VT4 открыты, и на входе имеет место напряжение низкого уровня. Полезно отметить, что транзисторы VT3 и VT4 образуют так называемый составной транзистор (схему Дарлингтона).

Микросхемы ТТЛШ

Микросхемы ТТЛШ серии К555 характеризуются следующими параметрами:

  • напряжение питания +5 В;
  • выходное напряжение низкого уровня — не более 0,4 В;
  • выходное напряжение высокого уровня — не менее 2,5 В;
  • помехоустойчивость — не менее 0,3 В;
  • среднее время задержки распространения сигнала — 20 нс;
  • максимальная рабочая частота — 25 МГц.

Васильев Дмитрий Петрович

Профессор электротехники СПбГПУ

Задать вопрос

Микросхемы ТТЛШ обычно совместимы по логическим уровням, помехоустойчивости и напряжению питания с микросхемами ТТЛ. Время задержки распространения сигнала элементов ТТЛШ в среднем в два раза меньше по сравнению с аналогичными элементами ТТЛ.

Особенности других логик

Основой базового логического элемента ЭСЛ является токовый ключ. Схема токового ключа (рис. 3.30) подобна схеме дифференциального усилителя.
Необходимо обратить внимание на то, что микросхемы ЭСЛ питаются отрицательным напряжением (к примеру, −4,5 В для серии К1500). На базу транзистора VT2 подано отрицательное постоянное опорное напряжение Uоп. Изменение входного напряжения uвх1 приводит к перераспределению постоянного тока iэ0, заданного сопротивлением Rэ между транзисторами, что имеет следствием изменение напряжений на их коллекторах.

Транзисторы не входят в режим насыщения, и это является одной из причин высокого быстродействия элементов ЭСЛ.

Микросхемы серий 100, 500 имеют следующие параметры:

  • напряжение питания −5,2 В;
  • потребляемая мощность — 100 мВт;
  • коэффициент разветвления по выходу — 15;
  • задержка распространения сигнала — 2,9 нс.

В микросхемах n-МОП и p-МОП используются ключи соответственно на МОП-транзисторах с n-каналом и динамической нагрузкой (рассмотрены выше) и на МОП-транзисторах с p-каналом.

В качестве примера рассмотрим элемент логики n-МОП, реализующий функцию ИЛИ-НЕ (рис. 3.31).

Он состоит из нагрузочного транзистора Т3 и двух управляющих транзисторов Т1 и Т2. Если оба транзистора Т1 и Т2 закрыты, то на выходе устанавливается высокий уровень напряжения. Если одно или оба напряжения u1и uимеют высокий уровень, то открывается один или оба транзистора Т1 и Т2 и на выходе устанавливается низкий уровень напряжения, т. е. реализуется функция uвых= u1 + u2.

Для исключения потребления мощности логическим элементом в статическом состоянии используются комплементарные МДП — логические элементы (КМДП или КМОП-логика). В микросхемах КМОП используются комплементарные ключи на МОП-транзисторах. Они отличаются высокой помехоустойчивостью. Логика КМОП является очень перспективной. Рассмотренный ранее комплементарный ключ фактически является элементом НЕ (инвертором).

КМОП — логический элемент

Рассмотрим КМОП — логический элемент, реализующий функцию ИЛИ-НЕ (рис. 3.32).

Абрамян Евгений Павлович

Доцент кафедры электротехники СПбГПУ

Задать вопрос

Если входные напряжения имеют низкие уровни (u1и u2меньше порогового напряжения n-МОП-транзистора Uзи.порог.n), то транзисторы Т1 и Т2 закрыты, транзисторы Т3 и Т4 открыты и выходное напряжение имеет высокий уровень.

Если одно или оба входных напряжения u1и uимеют высокий уровень, превышающий Uзи.порог.n, то открывается один или оба транзистора Т1 и Т2, а между истоком и затвором одного или обоих транзисторов Т3 и Т4 устанавливается низкое напряжение, что приводит к запиранию одного или обоих транзисторов Т3 и Т4, а следовательно, на выходе устанавливается низкое напряжение.

Таким образом, этот элемент реализует функцию uвых= u1+uи потребляет мощность от источника питания лишь в короткие промежутки времени, когда происходит его переключение.

Интегральная инжекционная логика (ИИЛ или И2Л) построена на использовании биполярных транзисторов и применении оригинальных схемотехнических и технологических решений. Для нее характерно очень экономичное использование площади кристалла полупроводника. Элементы И2Л могут быть реализованы только в интегральном исполнении и не имеют аналогов в дискретной схемотехнике. Структура такого элемента и его эквивалентная схема приведены на рис. 3.33, из которого видно, что транзистор T1 (p-n-p) расположен горизонтально, а многоколлекторный транзистор Т2 (n-p n) расположен вертикально. Транзистор T1 выполняет роль инжектора, обеспечивающего поступление дырок из эмиттера транзистора T1 (при подаче на него положительного напряжения через ограничивающий резистор) в базу транзистора Т2.

Васильев Дмитрий Петрович

Профессор электротехники СПбГПУ

Задать вопрос

Если u1 соответствует логическому «0», то инжекционный ток не протекает по базе многоколлекторного транзистора Т2 и токи в цепях коллекторов транзистора Т2 не протекают, т. е. на выходах транзистора Т2 устанавливаются логические «1». При напряжении u1 соответствующем логической «1», инжекционный ток протекает по базе транзистора Т2 и на выходах транзистора Т2 — логические нули.

Рассмотрим реализацию элемента ИЛИ-НЕ на основе элемента, представленного на рис. 3.34 (для упрощения другие коллекторы многоколлекторных транзисторов Т3 и Т4 на рисунке не показаны). Когда на один или оба входа подается логический сигнал «1», то напряжение uвых соответствует логическому нулю. Если на обоих входах логические сигналы «0», то напряжение uвых соответствует логической единице.
Логика на основе полупроводника из арсенида галлия GaAs характеризуется наиболее высоким быстродействием, что является следствием высокой подвижности электронов (в 3…6 раз больше по сравнению с кремнием). Микросхемы на основе GaAs могут работать на частотах порядка 10 ГГц и более.

Наиболее простой логический элемент получается при помощи диодов (рис.

1, а)

Кафедра приема, передачи и

Лекция 1 ОСНОВНЫЕ ПОЛОЖЕНИЯ ТЕОРИИ И ТЕХНИКИ ЦИФРОВЫХ ИНТЕГРАЛЬНЫХ СХЕМ Логические функции Математический аппарат, описывающий действия дискретных и цифровых устройств, базируется на алгебре логики, или

Подробнее

Лекция 29. БАЗОВЫЕ ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ

97 Лекция 9. БАЗОВЫЕ ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ План. Элементы транзисторно-транзисторной логики (ТТЛ).. Элементы КМОП-логики. 3. Основные параметры логических элементов. 4. Выводы.. Элементы транзисторно-транзисторной

Подробнее

10.

2. ЭЛЕКТРОННЫЕ КЛЮЧИ

10.2. ЭЛЕКТРОННЫЕ КЛЮЧИ Общие сведения. Электронный ключ это устройство, которое может находиться в одном из двух устойчивых состояний: замкнутом или разомкнутом. Переход из одного состояния в другое в

Подробнее

1.1 Усилители мощности (выходные каскады)

Лекция 7 Тема: Специальные усилители 1.1 Усилители мощности (выходные каскады) Каскады усиления мощности обычно являются выходными (оконечными) каскадами, к которым подключается внешняя нагрузка, и предназначены

Подробнее

1.1 Усилители мощности (выходные каскады)

Лекция 9 Тема 9 Выходные каскады 1.1 Усилители мощности (выходные каскады) Каскады усиления мощности обычно являются выходными (оконечными) каскадами, к которым подключается внешняя нагрузка, и предназначены

Подробнее

Экзаменационный билет 1

Теоретические вопросы к контролю знаний по дисциплине «Электроника» Вопросы в виде билетов (билеты 1-27 для ЗФО; билеты 1-30 для ОФО) Экзаменационный билет 1 1. Схемы ТЛЭС (транзисторной логики с эмиттерными

Подробнее

Источник: И.П. Степаненко, «Основы микроэлектроники», Лаборатория базовых знаний, 2003

Источник: И.П. Степаненко, «Основы микроэлектроники», Лаборатория базовых знаний, 2003 Реализация элементарных логических функций. Основные логические элементы: НЕ, И, И-НЕ, ИЛИ, ИЛИ-НЕ Таблица истинности:

Подробнее

Одновибраторы на дискретных элементах.

11.3. ОДНОВИБРАТОРЫ Одновибраторы используются для получения прямоугольных импульсов напряжения большой длительности (от десятков микросекунд до сотен миллисекунд), в качестве устройств задержки, делителей

Подробнее

Рисунок 1 Частотная характеристика УПТ

Лекция 8 Тема 8 Специальные усилители Усилители постоянного тока Усилителями постоянного тока (УПТ) или усилителями медленно изменяющихся сигналов называются усилители, которые способны усиливать электрические

Подробнее

11.

2. МУЛЬТИВИБРАТОРЫ

11.2. МУЛЬТИВИБРАТОРЫ Мультивибраторы применяются для генерирования прямоугольных импульсов в тех случаях, когда нет жестких требований к их длительности и частоте повторения. Мультивибраторы на дискретных

Подробнее

8. Интегральные логические элементы

8. Интегральные логические элементы Введение В логических элементах биполярные транзисторы могут использоваться в трёх режимах: режим отсечки оба p-n перехода транзистора закрыты, режим насыщения оба p-n

Подробнее

Цифровые устройства И ИЛИ НЕ F 1

Цифровые устройства Цифровые устройства это электронные функциональные узлы, которые обрабатывают цифровые сигналы. Цифровые сигналы представляются двумя дискретными уровнями напряжений: высоким и низким

Подробнее

Цифровые и импульсные устройства

Электроника и МПТ Цифровые и импульсные устройства Импульсные устройства устройства, предназначенные для генерирования, формирования, преобразования и неискаженной передачи импульсных сигналов (импульсов).

Подробнее

15.4. СГЛАЖИВАЮЩИЕ ФИЛЬТРЫ

15.4. СГЛАЖИВАЮЩИЕ ФИЛЬТРЫ Сглаживающие фильтры предназначены для уменьшения пульсаций выпрямленного напряжения. Их основным параметром является коэффициент сглаживания равный отношению коэффициента пульсаций

Подробнее

Глава 5. Дифференциальные усилители

Глава 5. Дифференциальные усилители 5. Дифференциальные усилители Дифференциальный усилитель это симметричный усилитель с двумя входами и двумя выходами, использующийся для усиления разности напряжений

Подробнее

Задания для индивидуальной работы

Министерство науки и образования РФ САМАРСКИЙ ГОСУДАРСТВЕННЫЙ АЭРОКОСМИЧЕСКИЙ УНИВЕРСИТЕТ ИМЕНИ АКАДЕМИКА С.П. КОРОЛЕВА Кафедра «Радиотехнические устройства» Задания для индивидуальной работы Методические

Подробнее

Лекция 9 СТАБИЛИЗАТОРЫ НАПРЯЖЕНИЯ

84 Лекция 9 СТАБИЛИЗАТОРЫ НАПРЯЖЕНИЯ План 1. Введение 2. Параметрические стабилизаторы 3. Компенсационные стабилизаторы 4. Интегральные стабилизаторы напряжения 5. Выводы 1. Введение Для работы электронных

Подробнее

Вход Усилитель. Обратная связь

Лекция 5 Тема 5 Обратная связь в усилителях Обратной связью () называют передачу части энергии усиливаемого сигнала из выходной цепи усилителя во входную. На рисунке 4 показана структурная схема усилителя

Подробнее

Триггеры, одновибраторы, мультивибраторы

КЫРГЫЗСКО-РОССИЙСКИЙ СЛАВЯНСКИЙ УНИВЕРСИТЕТ ЕСТЕСТВЕННО-ТЕХНИЧЕСКИЙ ФАКУЛЬТЕТ Кафедра физических процессов горного производства П.И. ПАХОМОВ Триггеры, одновибраторы, мультивибраторы Методическое руководство

Подробнее

ОСНОВЫ ЭЛЕКТРОНИКИ. Рисунок 1. Рисунок 2

ОСНОВЫ ЭЛЕКТРОНИКИ Методические указания по темам курса Изучение данного раздела целесообразно проводить, базируясь на курсе физики и руководствуясь программой курса. Усилители на биполярных транзисторах

Подробнее

(51) МПК 7 G05D23/19, G05D23/24, H05B1/02

РОССИЙСКАЯ ФЕДЕРАЦИЯ (19) RU (11)2160920 (13) C2 (51) МПК 7 G05D23/19, G05D23/24, H05B1/02 ФЕДЕРАЛЬНАЯ СЛУЖБА ПО ИНТЕЛЛЕКТУАЛЬНОЙ СОБСТВЕННОСТИ, ПАТЕНТАМ И ТОВАРНЫМ ЗНАКАМ (12) ОПИСАНИЕ ИЗОБРЕТЕНИЯ К ПАТЕНТУ

Подробнее

Рисунок 1 Частотная характеристика УПТ

Лекция 8 Тема: Интегральные усилители 1 Усилители постоянного тока Усилителями постоянного тока (УПТ) или усилителями медленно изменяющихся сигналов называются усилители, которые способны усиливать электрические

Подробнее

Лабораторная работа 1

Лабораторная работа 1 «Исследование работы транзисторного мультивибратора» Цель работы : Произвести расчет транзисторного мультивибратора на биполярных транзисторах» Цели занятия: 1. Развивающая Развитие

Подробнее

Схемы преобразователей частоты

Лекция номер 10 Схемы преобразователей Никитин Н.П. Классификация схем По типу гетеродина: с отдельным и с совмещённым гетеродином По типу прибора, на котором выполняется смеситель: транзисторные и диодные

Подробнее

6.3. ДВУХТАКТНЫЕ УСИЛИТЕЛИ МОЩНОСТИ

6.3. ДВУХТАКТНЫЕ УСИЛИТЕЛИ МОЩНОСТИ Двухтактные УМ могут быть трансформаторными и бестрансформаторными. Двухтактный трансформаторный УМ представляет собой два однотактных каскада с общими цепями нулевого

Подробнее

8. Генераторы импульсных сигналов

8. Генераторы импульсных сигналов Импульсными генераторами называются устройства, преобразующие энергию постоянного источника напряжения в энергию электрических импульсов. Наибольшее применение в импульсной

Подробнее

Транзисторные элементы серии «Логика-Т»

Транзисторные элементы серии «Логика-Т» В соответствии с ГОСТ. 2177 74 установлена следующая структура условного обозначения транзисторных элементов серии «Логика-Т»: Пример условного обозначения транзисторного

Подробнее

Интегральные компараторы

Интегральные компараторы 1 Интегральные компараторы 1. Принцип действия и разновидности Компараторами называются специализированные ОУ с дифференциальным одом и логическим одом, предназначенные для сравнения

Подробнее

Управление амплитудой

с х е м о т е х н и к а Управление амплитудой мощных гармонических и импульсных сигналов Устройства ограничения, регулирования и модуляции амплитуды электрических сигналов используются во многих радиотехнических

Подробнее

5.4. Биполярный транзистор

5.4. Биполярный транзистор Биполярный транзистор это полупроводниковый прибор с двумя p-nпереходами, имеющий три вывода. Управление протекающим через него током осуществляется с помощью управляющего тока.

Подробнее

Генераторы прямоугольных импульсов

Генераторы прямоугольных импульсов Болотских Алексей Александрович 10 «А» класс МОУ «СОШ 6 с углубленным изучением отдельных предметов» Научный руководитель: Лавров Алексей Васильевич Изучить теорию и

Подробнее

Глава 5. УСИЛИТЕЛИ ПЕРЕМЕННОГО НАПРЯЖЕНИЯ

Глава 5. УСИЛИТЕЛИ ПЕРЕМЕННОГО НАПРЯЖЕНИЯ 5.1. ПРИНЦИП УСИЛЕНИЯ ПЕРЕМЕННОГО НАПРЯЖЕНИЯ Назначение и классификация усилителей. Усилители переменного напряжения являются наиболее распространенным типом электронных

Подробнее

Цифровые устройства. Электроника и МПТ

Цифровые устройства Электроника и МПТ Цифровые устройства электронные схемы, которые служат для обработки и преобразования цифровых сигналов. Цифровой сигнал импульсы напряжения близкие по форме к прямоугольным.

Подробнее

А.А. Жигальский МИКРОЭЛЕКТРОНИКА

4 А.А. Жигальский МИКРОЭЛЕКТРОНИКА Методические указания по выполнению лабораторных работ по курсу микроэлектроника для студентов специальности 210104 «Микроэлектроника и твердотельная электроника» 5 ТОМСК

Подробнее

Логические элементы на МОП-транзисторах — презентация на Slide-Share.ru 🎓

1

Первый слайд презентации: Логические элементы на МОП-транзисторах

Изображение слайда

2

Слайд 2

Разновидности полевых транзисторов Карта входных и выходных полярностей МОП транзисторов

Изображение слайда

3

Слайд 3

МОП-транзисторы с каналом р-типа и их условные изображения: а ) — со встроенным каналом; б ) — с индуцированным каналом

Изображение слайда

4

Слайд 4

Характеристика n -МОП Тип транзистора n- МОП n -МОП Выходные характеристики ПТ с управляющим переходом и каналом n -типа Характеристики транзисторов p -типа имеют аналогичный вид, но отличаются напряжением на затворе и полярностью приложенных напряжений (зеркальное отображение в третьем квадранте).

Изображение слайда

5

Слайд 5

Характеристики n -МОП и p -МОП транзисторов

Изображение слайда

6

Слайд 6

p- МОП транзистор Передаточная характеристика Передаточная характеристика n- МОП транзистор

Изображение слайда

7

Слайд 7

р-МОП элемент 2ИЛИ-НЕ Реализация логического элемента 2ИЛИ-НЕ в интегральной схеме R K,Т1 ≥ 100 кОм R K,Т2,Т3 ≤ 1 кОм Логические элементы на p- МОП транзисторах

Изображение слайда

8

Слайд 8

Важнейшие параметры семейства p- МОП Напряжение питания – -12В (от -9 В до -20 В) Энергопотребление на вентиль – 6 мВт при H и 0 мВт при L Быстродействие – 40 нс Частота переключения – 10 МГц макс. Зазор помехоустойчивости – 5 В тип. p- МОП логические элементы работают медленно, но устойчиво. Нуждаются в достаточно большом напряжении питания. Применяются в схемах с низким быстродействием и высокой помехоустойчивостью. Интегральные схемы обладают высокой плотностью упаковки элементов.

Изображение слайда

9

Слайд 9

р-МОП элемент 2И-НЕ р-МОП элемент НЕ Диапазон напряжений

Изображение слайда

10

Слайд 10

Логические элементы на n- МОП транзисторах n -МОП элементы Диапазон напряжений Напряжение питания – +5В Энергопотребление – 2 мВт ( L ) 0 мВт (Н) Быстродействие – 5 нс Максимальная частота – 80 МГц Зазор помехоустойчивости – 2 В.

Изображение слайда

11

Слайд 11

Логические элементы на КМОП транзисторах Схема КМОП НЕ-элемента Принцип действия КМОП НЕ-элемента Все КМОП-элементы устроены так, что в токовой ветви один транзистор всегда закрыт, а другой всегда открыт. Энергопотребление КМОП-элементов крайне низко. Оно зависит в основном от количества переключений в секунду или частоты переключения. Только во время переключения от источника питания потребляется небольшой ток, так как оба транзистора одновременно, но недолго открыты. Один из транзисторов переходит из открытого состояния в запертое и еще не полностью заперт, а другой — из запертого в открытое и еще не полностью открыт. Также должны перезарядиться транзисторные емкости.

Изображение слайда

12

Слайд 12

Изменение потребляемого тока в процессе переключения логического элемента КМОП Мощность изменения энергопотребления ЛЭ КМОП

Изображение слайда

13

Слайд 13

Схема КМОП ИЛИ-НЕ-элемента Схема КМОП И-НЕ-элемента Базовые логические элементы КМОП Схема КМОП НЕ-элемента с тремя состояниями выхода

Изображение слайда

14

Слайд 14

Передаточный логический элемент КМОП (электронный ключ, переключатель) Ключ на n -канальном МОП-транзисторе с индуцированным каналом Принципиальная схема передаточного логического элемента Передаточный элемент работает как переключатель. Рабочая таблица передаточного логического элемента № G 2 G 1 L ≈ 0 В, H ≈ +5В 1 L H R AZ — высокоомный 2 H L R AZ — низкоомный

Изображение слайда

15

Слайд 15

Принципиальная схема Передаточный логический элемент с управляющим элементом НЕ Для того чтобы перевести коммутатор в состояние включено, нужно приложить к затвору нормально открытого МОП-транзистора VT 1 положительное управляющее напряжение U упр, равное, по меньшей мере 2Uo т c, а к затвору транзистора VT 2 – такое же напряжение, но противоположное по знаку. При малых величинах входного напряжения U вх оба МОП-транзистора будут открыты. При отрицательных значениях входного напряжения транзисторы VT 1 и VT2 меняются ролями. Для того чтобы перевести коммутатор в состояние выключено, необходимо изменить полярность управляющего напряжения.

Изображение слайда

16

Слайд 16

Важнейшие параметры семейства КМОП Передаточные характеристики КМОП U И.П. = +5В +10В (30 ÷ 40% от U И.П. )

Изображение слайда

17

Слайд 17

Специфические особенности микросхем КМОП структуры: чувствительность к статическим зарядам, диодно-резистивная охранная цепочка и малая токовая отдача требуют соблюдения правил предосторожности в применении и обращении. Емкость на выходе и входе. Если на выходе инвертора присутствует конденсатор, в моменты переключений через открытые транзисторы протекают токи заряда и разряда. При больших значениях ёмкости, открытый транзистор работает в режиме близком к короткому замыканию. В обычных условиях емкостная нагрузка не должна превышать 500 пФ. Если ёмкость больше, то надо использовать разрядный резистор для ограничения тока, чтобы был не более 1 ÷ 2 мА. Защита входов от перегрузок. Входное напряжение микросхем КМОП с охранной диодно-резистивной цепочкой на входе для предотвращения отпирания входных диодов в прямом направлении не должно выходить за пределы –0,7В ≤ U вх ≤ U И.П. +0,7В. Иначе также надо использовать токоограничивающий резистор для ограничения тока уровнем 1 ÷ 2мА. Особенности микросхем КМОП структуры Диодно-резистивная охранная цепочка Включение ограничивающих резисторов

Изображение слайда

18

Слайд 18

Неиспользуемые входы КМОП. Их надлежит включать определённым образом, так, чтобы не нарушились условия работы микросхемы в целом. Так же как и в ТТЛ свободные входы объединяют с + U И.П. или общим проводом в зависимости от функции элемента либо объединяют их с другими, задействованными входами. а) б) В случае варианта б) за счёт постоянного смещения отпирание n- канальных транзисторов происходит раньше и общее пороговое напряжение становится меньше, чем в случае а). Поэтому вариант а) более эффективен применительно к помехам, возникающим в общей шине, а вариант б) в отношении защиты от помех, возникающих в шине питания. Входы КМОП микросхем (в отличие от ТТЛ) оставлять свободными недопустимо. Если какой-нибудь вход окажется неподсоединён ным, на нём могут возникнуть непредсказуемые напряжения за счёт наводок и связей через паразитные ёмкости. Следствием этого может быть не только неверное действие микросхемы, но и её повреждение.

Изображение слайда

19

Последний слайд презентации: Логические элементы на МОП-транзисторах

Правила обращения с микросхемами КМОП Микросхемы КМОП структуры нуждаются сравнительно с микросхемами других семейств в более бережном отношении. Это касается как условий монтажа микросхем на платах, так и правил хранения их и эксплуатации в аппаратуре. При обращении с микросхемами КМОП следует соблюдать следующие меры предосторожности: В процессе хранения и транспортировки отдельных микросхем выводы их должны быть соединены между собой; Нельзя производить смену микросхем при включённом напряжении питания; Допустимый электростатический потенциал на входах – не более 100В; Плату со смонтированными микросхемами следует брать за торцы, не касаясь разъёмов; При монтаже тело монтажника должно быть заземлено с помощью проводящего браслета, соединённого с контуром заземления через резистор 500 кОм или вначале коснуться общего провода питания; Необходимо избегать одежды из синтетических материалов; Микросхему следует устанавливать на плату после выполнения всех остальных соединений; Пайку выводов следует вести в последовательности: «общий». «питание», остальные контакты.

Изображение слайда

Транзисторно−транзисторная логика (ТТЛ) | Основы электроакустики

Характерной особенностью ТТЛ являются многоэмиттерные транзисторы. Эти транзисторы сконструированы таким образом, что не оказывают влияния друг на друга. Каждому эмиттеру соответствует свой p-n-переход. В первом приближении многоэмиттерный транзистор может моделироваться схемой на диодах (пунктир на рис. 18.8), в этом случае он работает как схема диодно-транзисторной логики И-НЕ.  

К достоинствам ТТЛ-логики можно отнести: высокое быстродействие (10 нс), надежность, радиационную стойкость.

Недостатками являются: наличие резисторов, большая площадь на кристалле, большая потребляемая мощность, наличие паразитных транзисторов.

Рис. 18.8. Схема ТТЛ-элемента с простым инвертором, выполняющая логическую операцию И-НЕ

Из анализа схемы можно сделать вывод, что если на один из входов или на оба входа подать низкий уровень напряжения, то ток базы транзистора VT2 будет равен нулю, и на коллекторе транзистора VT2 будет высокий уровень напряжения. Если на оба входа подать высокий уровень напряжения, то через базу VT2 транзистора будет протекать большой базовый ток и на коллекторе транзистора VT2 будет низкий уровень напряжения, т. е. данный элемент реализует функцию И-НЕ.

Базовый элемент ТТЛ содержит многоэмиттерный транзистор, выполняющий логическую операцию И-НЕ, и сложный инвертор (рис.18.9).

 

 Рис. 18.9. Базовый элемент ТТЛ со сложным инвертором, выполняющий логическую операцию И-НЕ

 

 Если на один или оба входа одновременно подан низкий уровень напряжения, то многоэмиттерный транзистор находится в состоянии насыщения и транзистор VT2закрыт, а, следовательно, закрыти транзистор VT4, т. е. на выходе будет высокий уровень напряжения. Если на обоих входах одновременно действует высокий уровень напряжения, то транзистор VT2открывается и входит в режим насыщения, что приводит к открытию и насыщению транзистора VT4и запиранию транзистора VT3, т. е. реализуется функция И-НЕ.

Элементы с тремя состояниями и с открытым коллектором. Вентили ТТЛ и КМОП имеют двухтактные выходные схемы: ВЫСОКИЙ или НИЗКИЙ уровень подается на выход через открытый биполярный или МОП-транзистор. Такую схему, которая носит название активной нагрузки, а в ТТЛ называется также столбовым выходом, используют почти все логические элементы. Эта схема обеспечивает низкое выходное сопротивление в обоих состояниях, имеет малое время переключения и обладает более высокой помехоустойчивостью по сравнению с одиночным транзистором, который использует в качестве коллекторной нагрузки пассивный резистор.

В случае КМОП применение активного выхода, помимо всего прочего, позволяет понизить рассеиваемую мощность. Однако существует ряд ситуаций, при которых активный выход, оказывается неудобным.

В качестве примера представим себе вычислительную систему, в которой должны обмениваться данными несколько функциональных блоков. Центральный процессор (ЦП), память, а также различные периферийные устройства должны иметь возможность передавать и принимать 16-разрядные слова, и было бы, мягко говоря, неудобно использовать для соединения каждого устройства с каждым индивидуальный 16-жильный кабель.

Для решения этой проблемы используется так называемая шина (или магистраль) данных (databus), т. е. один 16-жильный кабель, доступный для всех устройств. Такая структура аналогична телефонному каналу коллективного пользования: в каждый момент времени «говорить» («передавать данные») может только одно устройство, а остальные могут только «слушать» («принимать данные»). При использовании шинной системы необходимо иметь соглашение о том, кому разрешено «говорить». В связи с этим употребляются такие термины, как «арбитр шины», «ведущее устройство» и «устройство управления шиной».

Для возбуждения шины нельзя использовать вентили (или другие схемы) с активным выходом, поскольку их нельзя отключить от общих информационных линий (в любой момент времени выходы устройств, подключенные к шине, будут находиться в состоянии ВЫСОКОГО или НИЗКОГО уровня). Для этого случая необходим вентиль, выход которого может находиться в «обрыве», т. е. быть «открытым». Такие устройства выпускаются промышленностью и имеют две разновидности, которые носят названия «элементов с тремя состояниями»и «элементов с открытым коллектором». Начнем с рассмотрения последних, подразумевая, что все сказанное применимо также и к элементам с тремя состояниями.

В выходной схеме вентиля с открытым коллектором отсутствует транзистор, являющийся активной нагрузкой (рис. 18.10).

 

Рис. 18.10. ТТЛ вентиль с открытым коллектором

 

 При использовании таких элементов внешний нагрузочный резистор можно подключить к любому источнику. Величина этого резистора не является критичной: при малых значениях резистора обеспечиваются повышенные быстродействия и помехоустойчивость, однако повышаются рассеиваемая мощность и нагрузочный ток выходного каскада. Для ТТЛ типичные значения лежат в пределах от нескольких сотен до нескольких тысяч Ом. Как мы вскоре покажем, все, что далее будет говориться о вентилях с открытым коллектором, относится также и к вентилям с тремя состояниями.

Иногда возникает необходимость логического объединения выходов очень большого числа элементов. Например, для объединения 20 выходов потребовалось бы использовать логический элемент с 20 входами и вести к нему 20 отдельных проводов. Этого можно избежать, используя логические элементы с открытым коллектором. В качестве выходного каскада они содержат, как показано на рисунке 18.10, n-р-n-транзистор, эмиттер которого соединен с общей точкой. Выходы таких систем, в отличие от обычно используемых двухтактных выходных каскадов, могут подключаться к одному общему коллекторному резистору параллельно друг другу.

Выходное напряжение имеет высокий уровень только тогда, когда все выходные транзисторы элементов заперты, следовательно, здесь реализуется функция ИЛИ. Так как логическая связь организуется с помощью внешнего монтажа, такое соединение условно называется «монтажное ИЛИ».

Другим применением схем с открытым коллектором является управление внешней нагрузкой, которая должна подключаться к источнику положительного напряжения, превышающего напряжение питания ИМС. Может, частности, потребоваться включить маломощную 12-вольтовую лампочку или сформировать перепад логических уровней напряжения 15 В с помощью резистора, установленного между выходом вентиля и источником +15 В (рис. 18.12).

 

Рисунок 18.11 Реализация функции «монтажное ИЛИ» 

Однако такая схема имеет существенный недостаток: переход в высокоомное (единичное) состояние из-за паразитных емкостей происходит всегда медленнее, чем в низкоомное (нулевое). Поэтому вместо элементов с открытым коллектором лучше использовать элементы с трехстабильным выходом. Они содержат обычный двухтактный выходной каскад, который, однако, может быть переведен в особое высокоомноесостояние (высокоимпедансное состояние или обрыв). Для управления выходным каскадом служит специальный вывод – разрешение выдачи данных.

 

Рис. 18.12. Подключение вентиля с открытым коллектором к источнику 15В

Соответствующая схема ТТЛ представлена на рис. 18.13.

 

 

 Рис. 18.13. Трехстабильный ТТЛ вентиль

 

Если уровень управляющего напряжения UEнизкий, запираются обатранзистора  и . При высоком уровне UE получим обычную логическую связь И-НЕ между входными сигналами  и . Аналогичным образом можно перевести в высокоомное (безразличное) состояние и трехстабильный элемент КМОП.

 

Логические элементы — это… Что такое Логические элементы?

Логические элементы — устройства, предназначенные для обработки информации в цифровой форме (последовательности сигналов высокого — «1» и низкого — «0» уровней в двоичной логике, последовательность «0», «1» и «2» в троичной логике, последовательности «0», «1», «2», «3», «4», «5», «6», «7», «8» и «9» в десятичной логике). Физически логические элементы могут быть выполнены механическими, электромеханическими (на электромагнитных реле), электронными (на диодах и транзисторах), пневматическими, гидравлическими, оптическими и др.

С развитием электротехники от механических логических элементов перешли к электромеханическим логическим элементам (на электромагнитных реле), а затем к электронным логическим элементам на электронных лампах, позже — на транзисторах. После доказательства в 1946 г. теоремы Джона фон Неймана об экономичности показательных позиционных систем счисления стало известно о преимуществах двоичной и троичной систем счисления по сравнению с десятичной системой счисления. От десятичных логических элементов перешли к двоичным логическим элементам. Двоичность и троичность позволяет значительно сократить количество операций и элементов, выполняющих эту обработку, по сравнению с десятичными логическими элементами.

Логические элементы выполняют логическую функцию (операцию) над входными сигналами (операндами, данными).

Всего возможно логических функций и соответствующих им логических элементов, где  — основание системы счисления,  — число входов (аргументов),  — число выходов, то есть бесконечное число логических элементов. Поэтому в данной статье рассматриваются только простейшие и важнейшие логические элементы.

Всего возможны двоичных двухвходовых логических элементов и двоичных трёхвходовых логических элементов (Булева функция).

Кроме 16 двоичных двухвходовых логических элементов и 256 трёхвходовых двоичных логических элементов возможны 19 683 двухвходовых троичных логических элемента и 7 625 597 484 987 трёхвходовых троичных логических элементов (троичные функции).

Содержание

  • 1 Двоичные логические операции с цифровыми сигналами (битовые операции)
    • 1.1 Отрицание, НЕ
    • 1.2 Повторение, ДА
    • 1.3 Конъюнкция (логическое умножение). Операция 2И. Функция min(A,B)
    • 1.4 Дизъюнкция (логическое сложение). Операция 2ИЛИ. Функция max(A,B)
    • 1.5 Инверсия функции конъюнкции. Операция 2И-НЕ (штрих Шеффера)
    • 1.6 Инверсия функции дизъюнкции. Операция 2ИЛИ-НЕ (стрелка Пирса)
    • 1.7 Эквивалентность (равнозначность), 2ИСКЛЮЧАЮЩЕЕ_ИЛИ-НЕ
    • 1.8 Сложение по модулю 2 (2Исключающее_ИЛИ, неравнозначность). Инверсия равнозначности.
    • 1.9 Импликация от A к B (прямая импликация, инверсия декремента, A<=B)
    • 1.10 Импликация от B к A (обратная импликация, инверсия инкремента, A>=B)
    • 1. 11 Декремент. Запрет импликации по B. Инверсия импликации от A к B
    • 1.12 Инкремент. Запрет импликации по A. Инверсия импликации от B к A
  • 2 Физические реализации логических элементов
  • 3 Классификация электронных транзисторных физических реализаций логических элементов
  • 4 Применение логических элементов
  • 5 Комбинационные логические устройства
  • 6 Последовательностные цифровые устройства
  • 7 См. также
  • 8 Ссылки
  • 9 Литература

Логические операции (булева функция) своё теоретическое обоснование получили в алгебре логики.

Логические операции с одним операндом называются унарными, с двумя — бинарными, с тремя — тернарными (триарными, тринарными) и т. д.

Из возможных унарных операций с унарным выходом интерес для реализации представляют операции отрицания и повторения, причём, операция отрицания имеет большую значимость, чем операция повторения, так как повторитель может быть собран из двух инверторов, а инвертор из повторителей не собрать.

Отрицание, НЕ

Инвертор, НЕ
0 1
1 0

Мнемоническое правило для отрицания звучит так: На выходе будет:

Повторение, ДА

0 0
1 1

Преобразование информации требует выполнения операций с группами знаков, простейшей из которых является группа из двух знаков. Оперирование с большими группами всегда можно разбить на последовательные операции с двумя знаками.

Из возможных бинарных логических операций с двумя знаками c унарным выходом интерес для реализации представляют 10 операций, приведённых ниже.

Конъюнкция (логическое умножение). Операция 2И. Функция min(A,B)

٨
0 0 0
1 0 0
0 1 0
1 1 1

Логический элемент, реализующий функцию конъюнкции, называется схемой совпадения. Мнемоническое правило для конъюнкции с любым количеством входов звучит так: На выходе будет:

  • «1» тогда и только тогда, когда на всех входах действуют «1»,
  • «0» тогда и только тогда, когда хотя бы на одном входе действует «0»

Дизъюнкция (логическое сложение). Операция 2ИЛИ. Функция max(A,B)

2ИЛИ

Мнемоническое правило для дизъюнкции с любым количеством входов звучит так: На выходе будет:

  • «1» тогда и только тогда, когда хотя бы на одном входе действует «1»,
  • «0» тогда и только тогда, когда на всех входах действуют «0»

Инверсия функции конъюнкции. Операция 2И-НЕ (штрих Шеффера)

2И-НЕ

Мнемоническое правило для И-НЕ с любым количеством входов звучит так: На выходе будет:

  • «1» тогда и только тогда, когда хотя бы на одном входе действует «0»,
  • «0» тогда и только тогда, когда на всех входах действуют «1»

Инверсия функции дизъюнкции. Операция 2ИЛИ-НЕ (стрелка Пирса)

2ИЛИ-НЕ
0 0 1
0 1 0
1 0 0
1 1 0

Мнемоническое правило для ИЛИ-НЕ с любым количеством входов звучит так: На выходе будет:

  • «1» тогда и только тогда, когда на всех входах действуют «0»,
  • «0» тогда и только тогда, когда хотя бы на одном входе действует «1»

Эквивалентность (равнозначность), 2ИСКЛЮЧАЮЩЕЕ_ИЛИ-НЕ

ИСКЛ-ИЛИ-НЕ
0 0 1
0 1 0
1 0 0
1 1 1

Мнемоническое правило эквивалентности с любым количеством входов звучит так: На выходе будет:

  • «1» тогда и только тогда, когда на входе действует четное количество,
  • «0» тогда и только тогда, когда на входе действует нечетное количество

Сложение по модулю 2 (2Исключающее_ИЛИ, неравнозначность). Инверсия равнозначности.

ИСКЛ-ИЛИ

В англоязычной литературе 2XOR.

Мнемоническое правило для суммы по модулю 2 с любым количеством входов звучит так: На выходе будет:

  • «1» тогда и только тогда, когда на входе действует нечётное количество ,
  • «0» тогда и только тогда, когда на входе действует чётное количество

Импликация от A к B (прямая импликация, инверсия декремента, A<=B)

0 0 1
0 1 1
1 0 0
1 1 1

Мнемоническое правило для инверсии декремента звучит так: На выходе будет:

  • «0» тогда и только тогда, когда на «B» меньше «А»,
  • «1» тогда и только тогда, когда на «B» больше либо равно «А»

Импликация от B к A (обратная импликация, инверсия инкремента, A>=B)

0 0 1
0 1 0
1 0 1
1 1 1

Мнемоническое правило для инверсии инкремента звучит так: На выходе будет:

  • «0» тогда и только тогда, когда на «B» больше «А»,
  • «1» тогда и только тогда, когда на «B» меньше либо равно «А»

Декремент. Запрет импликации по B. Инверсия импликации от A к B

Мнемоническое правило для инверсии импликации от A к B звучит так: На выходе будет:

  • «1» тогда и только тогда, когда на «A» больше «B»,
  • «0» тогда и только тогда, когда на «A» меньше либо равно «B»

Инкремент. Запрет импликации по A. Инверсия импликации от B к A

Мнемоническое правило для инверсии импликации от B к A звучит так: На выходе будет:

  • «1» тогда и только тогда, когда на «B» больше «A»,
  • «0» тогда и только тогда, когда на «B» меньше либо равно «A»

Примечание 1. Элементы импликаций не имеют промышленных аналогов для функций с количеством входов, не равным 2.
Примечание 2. Элементы импликаций не имеют промышленных аналогов.

Этими простейшими логическими операциями (функциями), и даже некоторыми их подмножествами, можно выразить любые другие логические операции. Такой набор простейших функций называется функционально полным логическим базисом. Таких базисов 4:

  • И, НЕ (2 элемента)
  • ИЛИ, НЕ (2 элемента)
  • И-НЕ (1 элемент)
  • ИЛИ-НЕ (1 элемент).

Для преобразования логических функций в один из названых базисов необходимо применять Закон (правило) де-Моргана.

Физические реализации логических элементов

Физические реализации одной и той же логической функции в разных системах электронных и неэлектронных элементов отличаются друг от друга.

Классификация электронных транзисторных физических реализаций логических элементов

Логические элементы подразделяются и по типу использованных в них электронных элементов. Наибольшее применение в настоящее время находят следующие логические элементы:

  • РТЛ (резисторно-транзисторная логика)
  • ДТЛ (диодно-транзисторная логика)
  • ТТЛ (транзисторно-транзисторная логика)
Упрощённая схема двухвходового элемента И-НЕ ТТЛ .

Обычно входной каскад логических элементов ТТЛ представляет собой простейшие компараторы, которые могут быть выполнены различными способами (на многоэмиттерном транзисторе или на диодной сборке). В логических элементах ТТЛ входной каскад, кроме функций компараторов, выполняет и логические функции. Далее следует выходной усилитель с двухтактным (двухключевым) выходом.

В логических элементах КМОП входные каскады также представляют собой простейшие компараторы. Усилителями являются КМОП-транзисторы. Логические функции выполняются комбинациями параллельно и последовательно включенных ключей, которые одновременно являются и выходными ключами.

Транзисторы могут работать в инверсном режиме, но с меньшим коэффициентом усиления. Это свойство используются в ТТЛ многоэмиттерных транзисторах. При подаче на оба входа сигнала высокого уровня (1,1) первый транзистор оказывается включенным в инверсном режиме по схеме эмиттерного повторителя с высоким уровнем на базе, транзистор открывается и подключает базу второго транзистора к высокому уровню, ток идёт через первый транзистор в базу второго транзистора и открывает его. Второй транзистор «открыт», его сопротивление мало и на его коллекторе напряжение соответствует низкому уровню (0). Если хотя бы на одном из входов сигнал низкого уровня (0), то транзистор оказывается включенным по схеме с общим эмиттером, через базу первого транзистора на этот вход идёт ток, что открывает его и он закорачивает базу второго транзистора на землю, напряжение на базе второго транзистора мало и он «закрыт», выходное напряжение соответствует высокому уровню. Таким образом, таблица истинности соответствует функции 2И-НЕ.

Для увеличения быстродействия логических элементов в них используются транзисторы Шоттки (транзисторы с диодами Шоттки), отличительной особенностью которых является применение в их конструкции выпрямляющего контакта металл-полупроводник вместо p-n перехода. При работе этих приборов отсутствует инжекция неосновных носителей и явления накопления и рассасывания заряда, что обеспечивает высокое быстродействие. Включение этих диодов параллельно коллекторному переходу блокирует насыщение выходных транзисторов, что увеличивает напряжения логических 0 и 1, но уменьшает потери времени на переключение логического элемента при том же потребляемом токе (или позволяет уменьшить потребляемый ток при сохранении стандартного быстродействия). Так, серия 74хх и серия 74LSxx имеют приблизительно равное быстродействие (в действительности, серия 74LSxx несколько быстрее), но потребляемый от источника питания ток меньше в 4-5 раз (во столько же раз меньше и входной ток логического элемента).

Эта логика, иначе называемая логикой на переключателях тока, построена на базе биполярных транзисторов, объединённых в дифференциальные каскады. Один из входов обычно подключён внутри микросхемы к источнику опорного (образцового) напряжения, примерно посредине между логическими уровнями. Сумма токов через транзисторы дифференциального каскада постоянна, в зависимости от логического уровня на входе изменяется лишь то, через какой из транзисторов течёт этот ток. В отличие от ТТЛ, транзисторы в ЭСЛ работают в активном режиме и не входят в насыщение или инверсный режим. Это приводит к тому, что быстродействие ЭСЛ-элемента при той же технологии (тех же характеристиках транзисторов) гораздо больше, чем ТТЛ-элемента, но больше и потребляемый ток. К тому же, разница между логическими уровнями у ЭСЛ-элемента намного меньше, чем у ТТЛ (меньше вольта), и, для приемлемой помехоустойчивости, приходится использовать отрицательное напряжение питания (а иногда и применять для выходных каскадов второе питание). Зато максимальные частоты переключения триггеров на ЭСЛ более, чем на порядок превышают возможности современных им ТТЛ, например, серия К500 обеспечивала частоты переключения 160—200 МГц, по сравнению с 10-15 МГц современной ей ТТЛ серии К155. В настоящее время и ТТЛ(Ш), и ЭСЛ практически не используются, так как с уменьшением проектных норм КМОП технология достигла частот переключения в несколько гигагерц.

Инвертор

Одним из основных логических элементов является инвертор. Инвертирующими каскадами являются однотранзисторный каскад с общим эмиттером, однотранзисторный каскад с общим истоком, двухтранзисторный двухтактный выходной каскад на комплементарных парах транзисторов с последовательным включением транзисторов по постоянному току (применяется в ТТЛ и КМОП), двухтранзисторный дифференциальный каскад с параллельным включением транзисторов по постоянному току (применяется в ЭСЛ) и др. Но одного условия инвертирования недостаточно для применения инвертирующего каскада в качестве логического инвертора. Логический инвертор должен иметь смещённую рабочую точку на один из краёв проходной характеристики, что делает каскад неустойчивым в середине диапазона входных величин и устойчивым в крайних положениях (закрыт, открыт). Такой характеристикой обладает компаратор, поэтому логические инверторы строят как компараторы, а не как гармонические усилительные каскады с устойчивой рабочей точкой в середине диапазона входных величин. Таких каскадов, как и контактных групп реле, может быть два вида: нормально закрытые (разомкнутые) и нормально открытые (замкнутые).

Применение логических элементов

Логические элементы входят в состав микросхем, например ТТЛ элементы — в состав микросхем К155 (SN74), К133; ТТЛШ — 530, 533, К555, ЭСЛ — 100, К500 и т. д.

Комбинационные логические устройства

Комбинационными называются такие логические устройства, выходные сигналы которых однозначно определяются входными сигналами:

Все они выполняют простейшие двоичные, троичные или n-ичные логические функции.

Последовательностные цифровые устройства

Последовательностными называют такие логические устройства, выходные сигналы которых определяются не только сигналами на входах, но и предысторией их работы, то есть состоянием элементов памяти.

См. также

Ссылки

Литература

4. Базовые цифровые схемы — Введение в цифровые схемы

Все логические схемы, которые мы обсуждали до сих пор, являются ациклическими , то есть они не образуют циклов или циклов, кроме как неявно через источник питания. Ациклические схемы имеют входы \ (A \) и выходы \ (Y, \) и реализовать логические функции входов, \ (Y = f (A). \) Когда входы изменяются, выходы принимают значения, определенные на \ (f \) после задержки распространения, характерной для схемы. Циклический схемы демонстрируют более сложное, зависящее от времени поведение, чем их ациклические кузены, потому что их выходы зависят от входной последовательности включая текущие и прошлые входные значения.Циклические схемы бывают Особый интерес представляет реализация элементов памяти. В В этом разделе мы обсудим два наиболее часто используемых типа памяти. элементы, D-защелка и D-триггер .

4.7.1. Циклические схемы

Циклическая схема имеет один или несколько циклов , не считая неявные контуры питания. Например, Рисунок 4.50. показаны две циклические схемы с одним контуром в каждой.

Рисунок 4.50: Циклические схемы с одним контуром из двух (слева) и трех (справа) инверторов.

Циклические схемы труднее анализировать, чем ациклические схемы. В частности, схемы, показанные на рисунке 4.50, не даже различают входные и выходные клеммы. Инверторная пара слева на рисунке 4.50 есть два провода: \ (Q_0 \) подключает выход инвертора 0 к входу инвертора 1, и \ (Q_1 \) соединяет выход инвертора 1 со входом инвертора. 0. Аналогично, цикл с тремя инверторами справа имеет три провода, \ (Q_0, \) \ (Q_1, \) и \ (Q_2. \)

Разберем функциональность двухинверторного контура.Выход каждого инвертора может быть 0 или 1. Сначала предположим, что \ (Q_0 = 0. \) Таким образом, вход инвертора 1 равен 0, следовательно, \ (Q_1 = 1. \) Поскольку \ (Q_1 \) — вход инвертора 0, выход инвертора 0 должен be \ (Q_0 = 0. \) Это то же значение, с которого мы начали. Мы заключаем, что схема усиливает \ (Q_0 = 0 \) и, по симметрия, \ (Q_1 = 1. \) Во-вторых, предположим, что \ (Q_0 = 1. \) Тогда выход инвертора 1 равен \ (Q_1 = 0, \), что вызывает выход инвертора 0 должно быть \ (Q_0 = 1. \) Это также то же значение с началось с.Заметим, что петля с двумя инверторами усиливает его состояние в любом случае \ (Q_0 = 0 \) или \ (Q_0 = 1. \)

Цепь с тремя инверторами ведет себя совсем не так, как цепь с двумя инверторами. петля. Предположим, что \ (Q_0 = 0. \) Поскольку \ (Q_0 \) является входом инвертора 1, выход инвертора 1 должен быть \ (Q_1 = 1. \) Поскольку \ (Q_1 \) — вход инвертора 2, его выход должен быть \ (Q_2 = 0. \) Теперь вход \ (Q_2 \) является входом инвертора 0. Следовательно, выход инвертора 0 должен быть \ (Q_0 = 1, \), что является дополнение к предположению, с которого мы начали.Если мы пройдем по петле во второй раз находим \ (Q_0 = 0, \) то есть провод дополнил снова. Заметим, что схема не усиливает его состояние. Вместо этого значения проводов переключаются со скоростью определяется задержкой распространения инверторов.

Мы заключаем, что контур с двумя инверторами стабилен, в то время как трехинверторного шлейфа нет. Фактически, такое поведение можно наблюдать и в более крупные петли. Каждый контур инвертора с четным числом инверторы работает стабильно.В отличие от инверторных шлейфов с нечетным числом инверторы как нестабильные. Шлейфы инвертора с нечетными номерами называются кольцом . генераторы , и полезны для измерения средней задержки распространения инвертора в данном производственном процессе. Кольцевые генераторы не используются в качестве логических элементов в цифровых схемах. Напротив, петли с четным числом инверторов — полезные строительные блоки, потому что они бистабильные . Бистабильная схема — это схема с двумя стабильные состояния.Состояние стабильно , если схема не переход в другое состояние без внешнего раздражителя. Два стабильными состояниями бистабильного контура с двумя инверторами являются \ (S_0 = \ {Q_0 = 0, Q_1 = 1 \} \) и \ (S_1 = \ {Q_0 = 1, Q_1 = 0 \}. \) Когда цепь принимает стабильное состояние, инверторы обеспечивают выполнение \ (Q_0 \) и \ (Q_1 \) дополняют друг друга, \ (Q_0 = \ overline {Q_1}. \) Таким образом, на рис. 4.51 мы вызываем провода просто \ (Q \) и \ (\ overline {Q}. \)

Рисунок 4.51: Два состояния бистабильного контура инвертора.

Проблема с бистабильным контуром инвертора на рис. 4.51 заключается в том, что мы не можем контролировать его состояние. Поскольку схема стабильно и не имеет входов, не очевидно, как перейти на цепь из одного стабильного состояния в другое. D-защелка , которую мы обсуждается ниже, устраняет этот недостаток.

4.7.2. D-защелка

A D-latch — бистабильный элемент памяти с вводом данных \ (D, \) вход часов \ (\ phi, \) и выход \ (Q. \) Символ D-защелки показано справа.На рисунке 4.52 изображена D-образная защелка. реализация с бистабильным контуром инвертора и мультиплексором 2: 1 для направить входной сигнал данных в цикл.

Рисунок 4.52: D-защелка, реализованная как бистабильный инверторный контур с входом мультиплексор.

Вход часов \ (\ phi \) D-защелки служит входом выбора мультиплексор, и определяет, подтверждает ли ввод данных \ (D \) состояние бистабильного контура инвертора. Следовательно, мы различаем два режима операция:

\ (\ phi = 1 \): D-образная защелка прозрачная.

Контур инвертора разомкнут, и вход \ (D \) управляет инверторная пара. Поскольку вывод \ (Q \) следует за вводом \ (D, \) мы говорим, что D-защелка прозрачная .

\ (\ phi = 0 \): D-образная защелка непрозрачна.

Контур инвертора замкнут и сохраняет текущее состояние. Поскольку выход \ (Q \) сохраняет свое значение независимо от input \ (D, \) мы говорим, что D-защелка непрозрачна .

На рисунке 4.53 показана схема D-защелки с мультиплексором. заменен на его модель переключателя.Режим работы зависит от положение переключателя мультиплексора. Если \ (\ phi = 1, \) цикл открытый, а вход \ (D \) управляет как выходом \ (Q \), так и инверторная пара. В противном случае, если \ (\ phi = 0, \) замкнутый цикл отключен от входа \ (D, \) и сохраняет значение \ (Q \), потому что петля представляет собой бистабильную циклическую схему.

Рисунок 4.53: Режимы работы D-защелки. D-образная защелка либо (слева) прозрачный: вывод \ (Q \) следует за вводом \ (D, \) или (справа) непрозрачный: контур инвертора сохраняет значение \ (Q.\)

Диаграмма формы сигнала на рис. 4.54 иллюстрирует срабатывание D-защелки с течением времени. На схеме показано напряжение уровни входов часов и данных, а также выхода D-защелки. Первоначально D-защелка непрозрачна и хранит выходное значение \ (Q = 0. \) Вход \ (D \) переходит в 1 перед синхросигналом. Когда D-защелка становится прозрачной, вывод следует за вводом \ (D \) после задержки распространения, обозначенной изогнутой стрелкой от \ (\ phi \) to \ (Q. \) D-защелка остается прозрачной, пока тактовый сигнал равен \ (\ phi = 1.\) Выход \ (Q \) следует за входом \ (D \) после задержки распространения, обозначенной изогнутыми стрелками от переходов \ (D \) к \ (Q. \) Когда часы переходит на \ (\ phi = 0, \) D-защелка сохраняет последнее значение введите \ (D \) перед переходом часов и удерживает это значение для пока D-образная защелка остается непрозрачной. D-образная защелка называется чувствительный к уровню , потому что его два режима работы зависят от уровень тактового сигнала.

Рисунок 4.54: Диаграмма формы сигнала D-защелки.Когда D-образная защелка прозрачна, выход \ (Q \) следует за входом \ (D. \) В противном случае во время серые заштрихованные временные интервалы, D-защелка непрозрачна, т.е. удерживает вывод \ (Q \) без изменений и блокирует распространение \ (D \) на выход.

Далее мы выводим схему CMOS для D-защелки в Рисунок 4.52. Начнем с реализации Мультиплексор 2: 1 с двумя рычагами выбора, интегрирующий \ (\ overline {\ phi} \) — рука в контуре инвертора, как показано на Рисунок 4.55. Поскольку эта схема мультиплексора инвертирует выход, мы добавляем инвертор для генерации незавершенного вывод \ (Q.\) Рисунок 4.55 показывает мультиплексор выбирает руки как трехсторонние инверторы в форме инвертора, который управляет передачей ворота.

Рисунок 4.55: Реализация D-защелки с рычагами выбора мультиплексора, показанными как трехпозиционные инверторы.

Функциональность схемы D-защелки существенно зависит от состояние внутреннего узла \ (X. \) Когда \ (\ phi \) — плечо закрыто, он направляет ввод \ (D \) в \ (X. \). плечо мультиплексора меняет полярность, мы имеем \ (X = \ overline {D}.\) выходной инвертор заставляет \ (X \) выводить \ (Q, \), так что \ (Q = \ overline {X} = D \), когда ввод часов \ (\ phi = 1, \) и D-защелка прозрачный. В противном случае, когда \ (\ phi = 0, \), \ (\ phi \) — рука открытый и \ (\ overline {\ phi} \) — рука закрыта, затем узел \ (X \) отключен от входа \ (D \) и контура инвертора усиливает \ (X = \ overline {Q}. \) D-образная защелка непрозрачна и выводит \ (Q \) сохраняет свое значение.

Компактная КМОП-реализация мультиплексоров показана на Рисунок 4.56. Мы используем эквивалентность схем в Рисунок 4.39 для реализации каждого плеча мультиплексора с четыре транзистора.

Рисунок 4.56: Реализация D-защелки с разнесенными рычагами выбора мультиплексора.

На рисунке 4.57 показана полная 12-транзисторная схема. Схема CMOS для D-защелки, включая модель интерактивного переключателя. Обратите внимание, что выходной сигнал инвертора обратной связи равен \ (Y = \ overline {X}, \), и схема также применяет \ (X = \ overline {Q} \) и \ (Y = Q. \)

Временные характеристики D-защелки зависят от режима работы. Когда D-защелка прозрачна, критический путь простирается от данных вход \ (D \) в выход \ (Q.\) Сигнал распространяется через внутренний узел \ (X, \) и полностью обходит петлю обратной связи. В задержка не зависит от тактового сигнала \ (\ phi. \) Когда D-защелка непрозрачный, вывод остается без изменений. Следовательно, это не делает есть смысл говорить о задержке распространения. Поэтому мы обсуждаем задержка распространения прозрачной D-защелки. В частности, мы проанализировать критический путь D-защелки с согласованным транзистором размеры указаны на рис. 4.58.

Рисунок 4.58: Схема D-защелки с согласованными размерами транзисторов.

Задержка распространения прозрачной D-защелки — это задержка Мультиплексор 2: 1 плюс задержка выходного инвертора: \ (d_ {D \ rightarrow Q} = d_ {mux} + d_ {inv}. \) Предполагая, что вывод \ (Q \) управляет емкостной нагрузкой \ (C_L, \) выходной инвертор имеет электрическое усилие \ (h_ {inv} = C_L / C_ {inv} \) и паразитная задержка \ (p_ {inv} = 1, \) такое, что \ (d_ {inv} = C_L / 3 + 1 \) единиц времени. Далее мы анализируем мультиплексор. Логическое усилие — это ввод емкость \ (C_ {mux} (D) \) входа \ (D \), деленная на вход емкость опорного инвертора \ (C_ {inv} = 3.\) Вход \ (D \) управляет pMOS-транзистором шириной 4 и nMOS транзистор шириной 2 плеча \ (\ phi \). Таким образом, \ (C_ {mux} (D) = 6, \) и логическое усилие ввода \ (D \) из мультиплексор равен \ (g_ {mux} (D) = 6/3 = 2. \) Для определения электрического усилие мультиплексора, обратите внимание, что выход \ (X \) мультиплексора управляет двумя инверторы, инвертор обратной связи и выходной инвертор. Таким образом Емкость нагрузки мультиплексора равна \ (C_L (mux) = 2 C_ {inv} = 6. \) Следовательно, электрическое усилие входа \ (D \) мультиплексора равно \ (h_ {мультиплексор} (D) = C_L (мультиплексор) / C_ {мультиплексор} (D) = 6/6 = 1.\) Паразитический задержка мультиплексора 2: 1 равна \ (p_ {mux} = 4, \) см. мультиплексор. Мы обнаруживаем, что задержка мультиплексора равна \ (d_ {mux} = g_ {mux} (D) h_ {mux} (D) + p_ {mux} = 2 \ cdot 1 + 4 = 6, \) и задержка распространения D-образной защелки составляет

\ [d_ {D \ rightarrow Q} = d_ {mux} + d_ {inv} = 6 + \ frac {C_L} {3} + 1 = \ frac {C_L} {3} + 7 \,. \]

Эта задержка может служить точкой отсчета для цепи оптимизации. Например, мы наблюдаем, что инвертор обратной связи отводит ток с выхода мультиплексора.Если сжать pMOS транзистор инвертора обратной связи от 2 до 1 ед. нормированной ширины, уменьшаем емкость ответвления и задержку интересующего пути.

Задержка распространения \ (d_ {D \ rightarrow Q} \) — лишь одна из нескольких характерные величины временного поведения D-защелки. Возможно, даже более важным является временное поведение D-защелки. при изменении входа часов. Лаконичнее, если и часы, и входные данные меняются примерно в то же время, D-защелка может стать нестабильный.Цифровые схемы с D-защелками должны избегать этого сценария. во что бы то ни стало, потому что это может отрицательно повлиять на функциональность. Функциональные ошибки, вызванные неосторожным поведением по времени, особенно трудно раскрыть. Мы обсуждаем временные характеристики D-защелки. на рисунке 4.59, где ввод данных \ (D \) переходы в момент времени \ (t = 0 \) и ввод часов \ (\ phi \) в момент времени \ (t = 14. \)

Рисунок 4.59: Схема D-защелки и временной анализ. Входные переходы часов от 1 до 0 в момент времени \ (t = 14. \) D-защелка прозрачна для \ (t <14 \) и непрозрачным для \ (t> 14.\) Непрозрачная D-защелка сохраняет входное значение \ (D = 1. \)

Учитывая размеры транзисторов D-защелки на рис. 4.58 и ёмкость нагрузки \ (C_L = 12, \) задержки цепи элементами D-защелки являются:

\ (d_ {D \ rightarrow X} \): \ (\ quad \ phi \) — задержка руки; \ (d_ {D \ rightarrow X} = d_ {mux} = 6 \)

\ (d_ {X \ rightarrow Y} \): \ (\ quad \) задержка инвертора обратной связи; \ (d_ {X \ rightarrow Y} = 6/3 + 1 = 3 \)

\ (d_ {Y \ rightarrow X} \): \ (\ quad \ overline {\ phi} \) — задержка руки; \ (d_ {Y \ rightarrow X} = d_ {mux} = 6 \)

\ (d_ {X \ rightarrow Q} \): \ (\ quad \) задержка выходного инвертора; \ (d_ {X \ rightarrow Q} = d_ {inv} = C_L / 3 + 1 = 5 \)

С помощью этих задержек элементов мы можем выразить задержку распространения прозрачная D-защелка как \ (d_ {D \ rightarrow Q} = d_ {D \ rightarrow X}) + d_ {X \ rightarrow Q} = 11.\) Диаграмма формы сигнала показывает соответствующие переходы. Изначально D-образная защелка прозрачная. потому что \ (\ phi = 1, \) и \ (\ phi \) — рука закрыта, тогда как \ (\ overline {\ phi} \) — рука открыта. В момент \ (t = 0, \) \ (D \) — вход меняется с 0 на 1. Выход \ (Q \) будет следовать \ (D \) после того, как вход прошел через \ (\ phi \) — руку во внутренний узел \ (X \) в \ (t = 6, \), а затем через выходной инвертор в момент времени \ (t = 11. \) Изменение внутреннего узел \ (X \) также влияет на узел \ (Y, \), который изменяется со временем \ (t = 9 \) от 0 до 1 после задержки распространения \ (d_ {X \ rightarrow Y} \) инвертора обратной связи.

Когда D-защелка становится непрозрачной в момент времени \ (t = 14, \), она сохраняет значение \ (Q = 1. \) Сигнал часов \ (\ phi = 0 \) закрывается или поворачивается , кнопка \ (\ overline {\ phi} \) — и открывает или выключает \ (\ phi \) — рука. Таким образом, после часового перехода при \ (t = 14, \) сигнал \ (Y = 1 \) принимает задержку распространения \ (d_ {Y \ rightarrow X} = 6 \) единиц времени через инвертирующий \ (\ overline {\ phi} \) — руку на усилить внутренний узел \ (X = 0 \) в момент \ (t = 20. \) Это эта задержка переключения мультиплексора, которая может вызвать проблемы.В в частности, переход входа \ (D \) должен происходить достаточно длительный период времени до отрицательного перехода часов \ (\ phi \) для стабилизации внутреннего узла \ (Y \) через обратную связь инвертор, поскольку петля обратной связи бистабильна, только если \ (X = \ overline {Y}. \) Если мы заставим \ (X = Y, \), цикл обратной связи будет принять непредсказуемое состояние. Это может произойти, если временной интервал \ (d_ {D \ rightarrow \ phi} \) между переходами входов \ (D \) и \ (\ phi \) слишком малы. Рисунок 4.60 иллюстрирует проблемы синхронизации D-защелки.

Рисунок 4.60: Проблемы синхронизации D-защелки: (слева) в угловом корпусе \ (d_ {D \ rightarrow \ phi} = d_ {D \ rightarrow X} + d_ {X \ rightarrow Y} \) D-защелка сохраняет ввод после \ (d_ {D \ rightarrow Q} = d_ {D \ rightarrow X} + d_ {X \ rightarrow Q}, \) (в центре) \ (d_ {D \ rightarrow X}

На диаграмме осциллограмм слева на рис. 4.60 интервал между переходом входа \ (D \) и часы \ (\ phi \) — это \ (d_ {D \ rightarrow \ phi} = d_ {D \ rightarrow X} + d_ {X \ rightarrow Y}. \) В момент \ (t = 9, \) отрицательные часы край начинает закрывать \ (\ overline {\ phi} \) — плечо и открывать \ (\ phi \) — рука. Внутренний узел \ (Y \) следует за \ (D \) прямо в время в \ (t = 9 \) для усиления внутреннего узла \ (X \) после задержка мультиплексора \ (d_ {Y \ rightarrow X} = 6 \) единиц времени, поэтому что \ (X = 0 \) для \ (t> 15.\) Временной интервал \ (d_ {D \ rightarrow \ phi} = d_ {D \ rightarrow X} + d_ {X \ rightarrow Y} \) — это наименьший интервал для D-защелки для захвата ввода. \ (D \) безопасно.

Диаграмма формы сигнала в середине рисунка 4.60 предполагает, что интервал \ (d_ {D \ rightarrow \ phi} \) равен меньше, то есть \ (d_ {D \ rightarrow X} глюк на узле \ (X \) распространяется через обратную связь и выходные инверторы. Поскольку инверторы ослабить такие сбои, петля обратной связи стабилизируется и восстанавливается \ (X = 0. \) Однако сбой появляется на выходе \ (Q \) после задержка распространения \ (d_ {глюк} = d_ {D \ rightarrow \ phi} + D_ {Y \ rightarrow X} + d_ {X \ rightarrow Q}, \), который больше, чем задержка распространения \ (d_ {D \ rightarrow X} + d_ {X \ rightarrow Q} \) прозрачная D-образная защелка.

Диаграмма формы сигнала справа на Рисунке 4.60 предполагает еще меньший интервал \ (d_ {D \ rightarrow \ phi} < d_ {D \ rightarrow X}. \) Отрицательный фронт часов открывает \ (\ phi \) - рука слишком рано, чтобы подтянуть внутренний узел \ (X \) к нулю. \ (\ phi \) - рука борется с закрывающей \ (\ overline {\ phi} \) - рукой, которая удается подтянуть \ (X \) к 1. Как следствие, D-защелка не работает. для захвата ввода \ (D = 1 \) и продолжает сохранять старое значение \ (Q = D = 0. \) Выходной инвертор распространяет сбой узла \ (X \) для вывода \ (Q \) перед восстановлением старого выходного значения \ (Q = 0.\)

Рисунок 4.61: Синхронизация D-защелки: чем меньше интервал между входными переходами \ (D \) и отрицательный фронт часов, \ (d_ {D \ rightarrow \ phi}, \) становится, чем больше задержка распространения от входа \ (D \) для вывода \ (Q, \) \ (d_ {D \ rightarrow Q}, \) становится. Когда интервал становится слишком маленьким, D-защелка не может захватить входной переход целиком, см. случай (4).

На рисунке 4.61 показаны временные характеристики D-защелки. в графе, который строит интервал \ (d_ {D \ rightarrow \ phi} \) на горизонтальная ось и задержка распространения \ (d_ {D \ rightarrow Q} \) на вертикальная ось.Случай (1) соответствует сценарию в Рисунок 4.59, где переход входа \ (D \) происходит достаточно рано до отрицательного фронта тактового сигнала для D-защелка для безопасного распространения изменения на выход \ (Q. \) задержка распространения — это сумма задержек \ (\ phi \) — плеча и выходной инвертор, \ (d_ {D \ rightarrow Q} = d_ {D \ rightarrow X} + d_ {X \ rightarrow Q}. \) Senarios (2), (3) и (4) соответствуют три случая, показанные на рис. 4.60. В ближе переход входа \ (D \) к отрицательным часам края, увеличивается задержка распространения \ (d_ {D \ rightarrow Q} \).Когда интервал \ (d_ {D \ rightarrow \ phi} \) становится слишком маленьким, D-защелка не может полностью захватить новый входной сигнал и сохраняет старое входное значение. Мы наблюдаем, что для безопасной работы D-защелка, нам нужно гарантировать, что input \ (D \) изменится достаточно рано до отрицательного фронта тактового сигнала, т. е. интервала \ (d_ {D \ rightarrow \ phi} \) должен быть достаточно большим.

Время установки \ (t_ {setup} \) — минимальное время ввода \ (D \) должен быть стабильным до отрицательного фронта тактового сигнала для захвата вводимое значение с разумной задержкой \ (d_ {D \ rightarrow Q}.\)

Например, разумные спецификации определяют \ (t_ {setup} \) как \ (5 \, \% \) больше, чем задержка распространения прозрачного D-защелка, \ (t_ {setup} = 1.05 \, (d_ {D \ rightarrow X} + d_ {X \ rightarrow Q}). \)

Рисунок 4.62: Время установки D-защелки и время удержания характеризуют временной интервал вокруг отрицательного фронта тактового сигнала, когда вход \ (D \) может безопасно измениться. Отрицательный фронт часов находится в \ (d_ {D \ rightarrow \ phi} = 0. \)

Проблемы синхронизации D-защелки возникают даже при переходе ввод \ (D \) происходит после отрицательного фронта тактового сигнала.Если ввод \ (D \) переходы до того, как \ (\ phi \) — рука будет полностью открыта, сбои могут распространяться на выход \ (Q. \). Рисунок 4.62 иллюстрирует задержку \ (d_ {D \ rightarrow Q} \) как функция интервала \ (d_ {D \ rightarrow \ phi}. \) Аналогично время установки, для бесперебойной работы D-защелки мы должны обеспечить этот вход \ (D \) не переходит до периода времени после отрицательный фронт часов прошел.

Время удержания \ (t_ {hold} \) — минимальное время на входе. \ (D \) должен быть стабильным после отрицательного фронта тактового сигнала для захвата вводимое значение с разумной задержкой \ (d_ {D \ rightarrow Q}.\)

Время установки и время удержания характеризуют временное поведение D-защелка вокруг отрицательного фронта часов. Большинство производителей предлагают D-образные защелки в качестве основных элементов схемы и обеспечивают их питание в зависимости от процесса. настройте и удерживайте время в своих таблицах данных. Для проектировщика схем, важно убедиться, что ввод данных не изменяется в пределах интервал вокруг отрицательного тактового фронта D-защелки. Это причина, по которой тактовый вход D-защелки обычно подключается к регулярные биения тактового сигнала с четко определенным тактовым периодом.Такой тактовый сигнал ограничивает выбор конструкции, но дает разработчик эталон чистого времени для допустимого диапазона задержки схемы, управляющей вводом данных D-защелки.

4.7.3. D-триггер

A D-flipflop — бистабильный элемент памяти с вводом данных. \ (D, \) вход часов \ (\ phi, \) и выход \ (Q. \) A D-триггер — это элемент памяти , запускаемый по фронту, который активируется по краю часов. На фронте тактового сигнала срабатывания D-триггер сохраняет ввод \ (D \) до тех пор, пока не появится следующий фронт синхронизации.Этот поведение отличается от D-защелки, которая чувствительна к уровню . В то время как D-защелка непрозрачна при низком уровне входного сигнала синхронизации, D-триггер всегда непрозрачен, за исключением короткого периода времени около синхронизирующий фронт часов. Тем не менее, D-триггер можно построить последовательной композицией из двух D-образных защелок с дополненными часами входы, как показано на рисунке 4.63. В Символ D-триггера справа имеет треугольник на входе часов для указывают, что триггер срабатывает по фронту.

Рисунок 4.63: D-триггер с положительным фронтом, реализованный с двумя вставные D-образные защелки и дополненные часы.

Первая D-защелка с входом \ (D \) и выходом \ (Q1 \) называется фиксатор master и отрицательно-чувствительный , потому что он прозрачный при вводе часов \ (\ phi = 0. \) Вторая D-защелка с входом \ (Q1 \) и выходом \ (Q \) — это защелка подчиненного устройства , а положительно-чувствительный , потому что он прозрачен при вводе часов \ (\ phi = 1.\) D-триггер — это срабатывание по положительному фронту потому что он хранит ввод \ (D \) по переднему фронту тактового сигнала. Если мы инвертируем вход часов, триггер будет с отрицательным фронтом запускается, и сохраняет ввод \ (D \) на заднем фронте тактового сигнала. На рисунке 4.64 показана схема CMOS для положительного фронта. сработал D-триггер. Схема экономит четыре транзистора за счет удаления выходной инвертор мастер-защелки и входной инвертор рабская защелка.

Рисунок 4.64: 20-транзисторная КМОП-схема для срабатывания положительного фронта. D-триггер сохраняет выходной инвертор мастер-защелки и входной инвертор ведомой защелки.

Чтобы понять функциональность D-триггера, рассмотрим переключатель модели и соответствующие диаграммы форм сигналов на рисунках 4.65 и 4.66. Рисунок 4.65 иллюстрирует работу во время отрицательного полупериода часы. Основная защелка прозрачна, и ввод \ (D \) может распространяются на внутренний узел \ (Q1. \) Поскольку защелка подчиненного устройства непрозрачна, вход \ (D \) не может распространяться за пределы \ (Q1 \) для вывода \ (Q. \) Вместо этого защелка ведомого усиливает выходное значение \ (Q. \)

Рисунок 4.65: Модель переключения D-триггера и работа во время отрицательного полупериода часов. Основная защелка прозрачна, а вспомогательная защелка непрозрачный.

Во время положительного полупериода часов, показанного на На рис. 4.66 основная защелка непрозрачна, а отключает вход \ (D \) от внутреннего узла \ (Q1. \) Таким образом, главная защелка сохраняет последнее значение ввода \ (D \) перед положительный фронт часов. Защелка ведомого прозрачна и выдвигается значение \ (Q1 \) для вывода \ (Q, \), которое является последним значением входа \ (D \) до положительного фронта тактового сигнала.

Рисунок 4.66: Модель переключателя D-триггера и работа в течение положительного полупериода часов. Основная защелка непрозрачна, а вспомогательная защелка прозрачный.

Обратите внимание, что выход \ (Q \) остается неизменным после отрицательных часов. край, потому что непрозрачная защелка ведомого сохраняет во время отрицательного полупериод значения, сохраненного мастер-защелкой во время предыдущего положительный полупериод часов.

Синхронизирующий фронт синхросигнала является критическим по времени переходом D-триггер.В случае срабатывания D-триггера положительным фронтом, нарастающий фронт часов превращается в спадающий фронт часов мастера защелка. Это критический фронт часов, на котором время установки и удержания время основной D-защелки должно быть соблюдено. Таким образом, D-триггер — это подчиняется тем же временным ограничениям, что и D-защелка. Входной сигнал \ (D \) должен быть стабильным во время установки до положительного тактовый фронт и в течение времени удержания после положительного фронта тактового сигнала.

D-триггер также называется регистром и является одним из самых широко используемые элементы памяти в проектировании цифровых схем.Один D-триггер реализует 1-битный регистр. \ (N \) — битовый регистр состоит из \ (n \) D-триггеров, запускаемых одним и тем же тактовым сигналом. Каждый из \ (n \) D-триггеров имеет независимый D-вход и Q-выход. Символ регистра показан справа.


4.2

D-образная защелка прозрачна, когда часы \ (\ phi = 1 \) и непрозрачны. когда \ (\ phi = 0. \) D-триггер с положительным фронтом сохраняет вход \ (D \) на переднем фронте тактового сигнала \ (\ phi. \) Завершите приведенную ниже диаграмму формы сигнала с выходом D-защелки. \ (Q_ \ text {latch} \) и выход D-триггера \ (Q_ \ text {ff}, \) предполагая, что оба элемента памяти подключены к часам \ (\ phi \) и входной сигнал \ (D.\)

Выход D-защелки \ (Q_ \ text {latch} \) следует за входом \ (D \), в то время как clock \ (\ phi = 1. \) На отрицательном фронте, когда часы переходит с 1 на 0, D-защелка сохраняет введенное значение \ (D \) имеет при переходе.

Выход D-триггера \ (Q_ \ text {ff} \) изменяется при положительных часах только по краям, то есть там, где тактовый сигнал переходит с 0 на 1. Там он хранит значение input \ (D, \) и сохраняет это значение для всего тактового цикла до следующего положительного фронта тактового сигнала имеет место.

Решение

Проектирование логического элемента И с использованием транзисторов

Как многие из нас знают, интегральная схема или ИС — это комбинация множества небольших схем в небольшом корпусе, которые вместе выполняют командную задачу. Подобно операционному усилителю или микросхеме таймера 555, она построена на основе комбинации многих транзисторов, триггеров, логических вентилей и других комбинационных цифровых схем. Точно так же триггер может быть построен с использованием комбинации логических вентилей, а сам логический вентиль может быть построен с использованием нескольких транзисторов.

Логические вентили

— это основа многих цифровых электронных схем. От базовых триггеров до микроконтроллеров. Логические вентили образуют основной принцип хранения и обработки битов. Они устанавливают связь между каждым вводом и выводом системы с использованием логики артметики. Есть много разных типов логических вентилей, и каждый из них имеет разную логику, которая может использоваться для разных целей. Но основное внимание в этой статье будет уделено И вентилю , потому что позже мы будем строить вентиль И , используя схему БЮТ-транзистора .Интересно, правда? Давайте начнем.

И логический вентиль

Логический вентиль И представляет собой D-образный логический вентиль с двумя входами и одним единственным выходом, где D-образная форма между входом и выходом представляет собой логическую схему. Связь между входными и выходными значениями можно объяснить с помощью приведенной ниже таблицы AND Gate Truth Table .

Выходные данные уравнения могут быть легко объяснены с помощью логического уравнения И логического элемента , которое составляет Q = A x B или Q = AB .Следовательно, для логического элемента И выход HIGH только тогда, когда оба входа имеют значение HIGH .

Транзистор

Транзистор — это полупроводниковый прибор с тремя выводами, который можно подключить к внешней цепи. Устройство можно использовать как переключатель, а также как усилитель для изменения значений или управления прохождением электрического сигнала.

Для построения логического элемента И с использованием транзистора мы будем использовать BJT-транзисторы, которые можно разделить на два типа: PNP и NPN Транзисторы с биполярным переходом .Символ схемы для каждого из них можно увидеть ниже.

Эта статья объяснит вам, как построить схему логического элемента И с использованием транзистора. Логика логического элемента И уже объяснена выше, и для построения логического элемента И с использованием транзистора мы будем следовать той же таблице истинности, которая показана выше.

Принципиальная схема и необходимые компоненты

Список компонентов, необходимых для построения логического элемента И с использованием NPN-транзистора , представлен следующим образом:

  1. Два транзистора NPN.(Вы также можете использовать транзистор PNP, если он есть)
  2. Два резистора 10 кОм и один резистор 4-5 кОм.
  3. Один светодиод (светоизлучающий диод) для проверки выхода.
  4. Макетная плата.
  5. A + 5V Электропитание.
  6. Две кнопки PUSH.
  7. Соединительные провода.

Схема представляет собой входы A и B для логического элемента И и выход Q, который также имеет подачу + 5 В на коллектор первого транзистора, который подключен последовательно ко второму транзистору, а светодиод подключен к эмиттеру. вывод второго транзистора.Входы A и B подключены к базовому выводу транзистора 1 и транзистора 2 соответственно, а выход Q идет к положительному выводу светодиода. На приведенной ниже диаграмме представлена ​​объясненная выше схема для построения логического элемента И с использованием транзистора NPN.

В этом руководстве используются транзисторы BC547 NPN , которые были добавлены со всеми вышеупомянутыми компонентами в схему, как показано ниже.

Если у вас нет с собой кнопок, вы также можете использовать провода в качестве переключателя, добавляя или удаляя их, когда это необходимо (вместо нажатия переключателя).То же самое можно увидеть на видео, где я использовал бы провода в качестве переключателя, подключенного к клемме базы для обоих транзисторов.

Та же схема, построенная с использованием вышеупомянутых аппаратных компонентов, будет выглядеть примерно так, как на изображении ниже.

Работа и затвор с использованием транзистора

Здесь мы будем использовать транзистор в качестве переключателя, и поэтому, когда напряжение подается через клемму коллектора NPN-транзистора, напряжение достигает эмиттерного перехода только тогда, когда базовый переход имеет подачу напряжения между 0 В и напряжением коллектора.

Точно так же в приведенной выше схеме будет светиться светодиод, т.е. на выходе будет 1 (высокий), только когда на обоих входах будет 1 (высокий), то есть когда есть напряжение на базовом выводе обоих транзисторов. Это означает, что будет прямолинейный путь тока от VCC (источник питания +5 В) к светодиоду и далее к земле. Во всех остальных случаях выходной сигнал будет 0 (низкий), и светодиод будет выключен. Все это можно объяснить более подробно, разбираясь в каждом конкретном случае по отдельности.

Случай 1: Когда оба входа равны нулю — A = 0 & B = 0 .

Когда оба входа A и B равны 0, в этом случае вам не нужно нажимать какие-либо кнопки. Если вы не используете кнопки, отсоедините провода, соединенные с кнопками и клеммой базы обоих транзисторов. Итак, мы получили оба входа A и B как 0, и теперь нам нужно проверить выход, который также должен быть 0 в соответствии с таблицей истинности логического элемента AND.

Теперь, когда напряжение подается через вывод коллектора транзистора 1, эмиттер не получает никакого ввода, потому что значение вывода базы равно 0. Точно так же эмиттер транзистора 1, который подключен к коллектору транзистора 2, подает питание. нет тока или напряжения, а также значение базовой клеммы транзистора 2 равно 0. Итак, эмиттер транзистора 2 и выдает значение 0, и в результате светодиод будет выключен.

Случай 2: Когда входы — A = 0 & B = 1 .

Во втором случае, когда входы A = 0 и B = 1, схема имеет первый вход как 0 (низкий), а второй вход как 1 (высокий) на базу транзистора 1 и 2 соответственно. Теперь, когда на коллектор первого транзистора подается напряжение 5 В, фазовый сдвиг транзистора не изменяется, так как на клемме базы 0 вход. Которая передает значение 0 на эмиттер, а эмиттер первого транзистора соединен с коллектором второго транзистора последовательно, поэтому значение 0 переходит в коллектор второго транзистора.

Так вот, второй транзистор имеет высокое значение в базе, поэтому он позволит передать то же значение, полученное в коллекторе, на эмиттер. Но поскольку значение 0 на выводе коллектора второго транзистора, поэтому эмиттер также будет равен 0, и светодиод, подключенный к эмиттеру, не будет светиться.

Случай 3: Когда входы — A = 1 & B = 0 .

Здесь вход 1 (высокий) для первой базы транзистора и низкий для второй базы транзистора.Таким образом, путь тока начнется от источника питания 5 В на коллектор второго транзистора, проходящего через коллектор и эмиттер первого транзистора, поскольку значение клеммы базы для первого транзистора высокое.

Но во втором транзисторе значение клеммы базы равно 0, и поэтому ток не проходит от коллектора к эмиттеру второго транзистора, и в результате светодиод все равно будет выключен.

Случай 4: Когда оба входа — один — A = 1 & B = 1 .

Последний случай, и здесь оба входа должны иметь высокий уровень, которые подключены к клеммам базы обоих транзисторов. Это означает, что всякий раз, когда ток или напряжение проходят через коллектор обоих транзисторов, база достигает своего насыщения, а транзистор проводит.

Практически объясняя, когда питание + 5 В подается на вывод коллектора транзистора 1, а также вывод базы является насыщенным, тогда вывод эмиттера будет получать высокий выходной сигнал, поскольку транзистор смещен в прямом направлении.Этот высокий выходной сигнал эмиттера идет напрямую на коллектор 2 транзисторов и через последовательное соединение. Теперь, аналогично второму транзистору, вход коллектора имеет высокий уровень, и в этом случае клемма базы также имеет высокий уровень, что означает, что второй транзистор также находится в состоянии насыщения, и высокий входной сигнал будет проходить от коллектора к эмиттеру. Этот высокий выходной сигнал эмиттера переходит на светодиод, который включает светодиод.

Следовательно, все четыре случая имеют те же входы и выходы, что и фактический логический элемент И.Таким образом, мы построили логический вентиль И с использованием транзистора . Надеюсь, вы поняли руководство и получили удовольствие от изучения чего-то нового. Полную работу установки можно найти в видео ниже. В нашем следующем руководстве мы также узнаем, как построить вентиль ИЛИ с использованием транзистора и вентиль НЕ с использованием транзистора . Если у вас есть какие-либо вопросы, оставьте их в разделе комментариев ниже или воспользуйтесь нашим форумом, чтобы задать другие технические вопросы.

NMOS — Цифровые логические схемы

Для реализации электронных логических вентилей используется комбинация источников напряжения, точек заземления и контактов ввода / вывода.Вместо того, чтобы объяснять мучительные подробности заранее, может быть лучше сначала увидеть очень простую реализацию логического элемента.

Этот затвор имеет один источник напряжения вверху (\ (V_ {cc} \) и \ (V_ {dd} \) могут использоваться взаимозаменяемо), одно заземление внизу, один вход слева (A), и один выход справа (НЕ А). Резистор в затворе используется для уменьшения тока, протекающего по цепи. Элементом схемы на стыке входа, выхода и земли является транзистор. Транзисторы могут действовать как электронные переключатели — они контролируют, открыт или закрыт контур цепи, в зависимости от того, высокий или низкий уровень их входной линии.Этот транзистор позволяет току течь на землю, когда он активируется высоким входом, и разрывает свою часть цепи, когда он деактивируется низким входом. Этот разрыв заставляет ток течь через выходной контакт. Таким образом, выход является инвертированным входом — высокий, когда вход низкий, и низкий, когда вход высокий.
Транзистор на схеме — это транзистор NMOS , что означает, что это MOSFET (полевой транзистор металл-оксид-полупроводник), естественное состояние которого открыто.Когда его вход активен, транзистор NMOS «опускается» в положение, позволяющее току течь через его мост, что приводит к названию «выпадающая сеть» для набора транзисторов, которые выполняют логику в NMOS- реализованы ворота.

Основные операторы логической алгебры (НЕ, И, ИЛИ) плохо переносятся в транзисторную логику. Должно быть довольно легко увидеть, как функциональность логического элемента И реализована с транзисторами, включенными последовательно, и как функциональность ИЛИ может быть построена с использованием параллельных транзисторов.Проблема в том, что когда входы транзисторов соответствуют условию «1» в соответствующей таблице истинности, ток течет на землю . Это заставляет логику транзистора NMOS естественным образом инвертировать . Транзисторная реализация AND дает NAND, а естественная реализация OR дает NOR. НЕ уже является инвертирующим вентилем, поэтому его реализация показана выше. Чтобы получить соответствующий базовый оператор, за любой функцией естественного инвертирования должно следовать НЕ. Вот реализация NMOS логической функции \ (a (b + c) \) в комплекте с инвертором:

цифровая логика — Зачем нам нужны транзисторы NMOS для затвора NAND?

Вы получили несколько хороших ответов, и я согласен с тем, что выбранный в настоящее время лучший ответ должен быть лучшим ответом, но я хотел бы добавить некоторое понимание.

Когда мы называем неприведенный узел «плавающим», мы делаем это по одной очень веской причине. Электрические узлы (провода) емкостным и индуктивным образом связывают заряд отовсюду. Основной принцип заключается в том, почему двигатели и генераторы делают то, что они делают: между обмотками ротора и статора передается заряд. В двигателях и генераторах это желательно. В мире микроэлектроники мы называем этот нежелательный эффект перекрестными помехами.

Перекрестные помехи связаны отовсюду: другие близлежащие узлы, включая сигнальные узлы (провода, используемые для передачи данных) и тактовые узлы (злые маленькие барсуки, когда дело доходит до перекрестных помех), плоскость питания, плоскость заземления и подложку.Емкостное и индуктивное моделирование для трактов очень высокоскоростных сигналов детализировано (на грани огромных) буквально по одной этой причине. Не самые современные конструкции часто фокусируются только на емкостном элементе, потому что длина провода недостаточно велика, чтобы индуктивный элемент имел такое большое значение, и, как следствие, время моделирования значительно сокращается. По-настоящему не самые современные конструкции часто объединяют емкости вместе, чтобы еще больше ускорить моделирование.

Я хочу сказать, что без каких-либо действий, гарантирующих, что сигнальный узел будет работать с высоким И низким уровнем, напряжение узла будет колебаться повсюду.В проектах, над которыми я работал, нередко напряжение колебалось около 75% от Vcc просто потому, что ни один изолятор (включая вашу подложку) не идеален. Это откровенно серьезная проблема, поскольку точка перехода 75% обычно находится в метастабильной области работы CMOS (область, где схема не совсем знает, хочет ли она быть высокой или низкой, что означает, что она умеренно резистивна и чувствительна к перекрестным помехам) .

Для полноты картины учтите, что одну или другую пару ваших МОП-транзисторов можно заменить одним резистором (в зависимости от того, какую пару вы выберете, подключенной к Vcc или Gnd).Это будет хорошо работать, пока соотношение между активным сопротивлением МОП и резистором будет достаточным, чтобы позволить сигнальному напряжению сбросить напряжение затвора, но это будет энергоемкое и медленное. (В некоторых из моих старых проектов очень маленький транзистор NMOS был бы соединен затвор-сток, чтобы сделать его резистивным диодом. Мы использовали бы это в схемах сброса, где случайные импульсы для сброса чего-то были настолько редкими, что потери большей мощности и более низкая скорость не было проблемой по сравнению с экономией места при полной настройке CMOS.)

Мой собственный опыт (30 лет назад) был (есть …) в дизайне BiCMOS. Концептуально простой инвертор представлял собой устройство с 3 инверторами. Первый инвертор CMOS был очень маленьким. Он управлял более крупным инвертором CMOS, который затем управлял массивом биполярных транзисторов с очень и очень маленькими параллельными устройствами CMOS. В результате получилось устройство, способное генерировать огромное количество энергии. (Обычно объединительные платы для передачи данных.) Эта технология была очень хороша для решений с напряжением 1 В на спутниках.

Но если задуматься, это означает, что у вас традиционное падение напряжения на диодах.Вот почему мы использовали параллельные устройства CMOS, чтобы гарантировать полный переход, а не частичный переход.

Подводя итог, при проектировании в цифровом мире вы хотите (а) полный контроль над каждым узлом данных и (б) максимально возможный контроль над емкостной и индуктивной связью. (А) важнее, чем (б), потому что вы не можете полностью контролировать (б).

Логические схемы — обзор

Логические схемы и внешний мир

Логические схемы работают на фактах, представленных в электронном виде, но логическая схема сама по себе не может работать с какими-либо фактами, если ей не сообщили, что они из себя представляют.На другом конце процесса схема должна иметь возможность сообщать результаты своих операций пользователю.

Один из наиболее очевидных и простых способов передать факты в логическую схему — это включить или выключить переключатель. Это может быть микровыключатель, прикрепленный к двери. Когда дверь открыта, переключатель открыт; когда дверь закрыта, переключатель закрыт. Переключатель сообщает логической схеме о состоянии двери. Но даже в таком простом устройстве есть свои проблемы. Один из основных — contact bounce .Это происходит, когда мы работаем с любым переключателем, например, с клавишей на клавиатуре. Когда клавиша нажата, и контакты сходятся, они не обязательно остаются вместе. Они могут срабатывать и ломаться несколько раз, когда переключатель замыкается, и, наконец, замыкаются вместе, когда переключатель достигает конца своего хода. Возврат контактов может длиться до 20 мс.

Характер переключателя типа « выкл-вкл-выкл-вкл-выкл-вкл-выкл» не имеет значения, когда, например, мы включаем комнатную лампу. Лампа реагирует медленно, так как требуется значительное время, чтобы нагреть нить до температуры, при которой она начинает излучать свет.К тому времени, как он нагреется, отскок контакта закончился. Лампа не мигает и не гаснет. Но логические схемы быстрые, работают за микросекунды или даже наносекунды. Им нетрудно реагировать на каждое внезапное изменение. Если логическая схема используется для подсчета того, сколько раз мы нажимаем клавишу, она считается один раз для каждого изменения включения. Мы нажимаем кнопку один раз, но счетчик может зарегистрировать 4 и более включенных изменения.

Решением этой проблемы является устранение дребезга переключателя или клавиши.На рисунке ниже показана схема устранения дребезга с использованием триггера (стр. 170). Здесь триггер представляет собой логическую ИС, не состоящую из дискретных компонентов, но его действие такое же.

Два входа, соответствующие входам A и B на стр. 170 известны как входы «set» (S) и «reset» (R). Когда они не подключены к линии 0 В переключателем, они поддерживаются резисторами. Подключение S к 0 В устанавливает триггер. Его выход Q становится высоким. Повторное подключение S к 0 В не имеет никакого эффекта, так как триггер уже установлен.Его выход можно изменить, только подключив R к 0 В, что сбрасывает триггер, переводя Q в низкий уровень.

На рисунке выше переключатель подключает S к 0 В, поэтому выход высокий. Когда мы перемещаем переключатель в другое положение, дребезг контактов вызывает замыкание и размыкание между S и линией 0 В, но это не влияет на триггер. Однако в первый раз, когда переключатель подключает R к линии 0 В, триггер меняет состояние, и его выход становится высоким. После этого на него полностью не повлияют никакие последующие включения и выключения между R и 0 В.

Одним из наиболее важных отличий логической схемы от внешнего мира является способ представления величин. В реальном мире температура — это величина, которая плавно изменяется при нагревании или охлаждении объекта. На ртутном термометре мы видим, как конец столбика плавно движется вверх или вниз по трубке. Шкала термометра может быть размечена в градусах, но мы можем довольно легко оценить доли градуса. То же самое применимо, когда мы используем термистор. Температура изменяется плавно, как и сопротивление термистора.Если схема термистора представляет изменения сопротивления как изменения напряжения на выходе, мы обнаруживаем, что напряжение также изменяется плавно.

Способ изменения напряжения отражает изменение температуры. Скорость и степень изменения напряжения соответствуют скорости и изменению температуры. Мы говорим, что напряжение аналог температуры. Таким же образом микрофон чувствителен к изменениям давления в воздухе, вызванным звуковыми волнами. Он генерирует переменное напряжение, которое мы можем усилить.Форма волны на выходе усилителя является аналогом формы волны исходного звука.

Напротив, в логической схеме нет плавно изменяющихся величин. Напряжения резко меняются от 0 до 1 и от 1 до 0, и промежуточные состояния не распознаются. Значение представлено в виде двоичного числа, которое существует в цепи в виде серии максимумов и минимумов, представляющих цифры двоичного числа. Значение представлено в цифровой форме . Информирование логической схемы о величинах во внешнем мире сначала включает преобразование ее в электрический аналог, обычно напряжение, а затем преобразование напряжения в цифровую форму.Преобразование в аналоговое осуществляется с помощью датчика, такого как термистор или микрофон, с подходящей схемой, такой как усилитель, для создания аналогового напряжения. Преобразование этого напряжения в цифровую форму осуществляется с помощью аналого-цифрового преобразователя или АЦП .

Детали того, как работает АЦП, слишком сложны, чтобы вдаваться в подробности. АЦП обычно представляет собой интегральную схему с единственным входом, на который подается аналоговое напряжение. Он имеет несколько логических выходов, часто восемь или двенадцать, которые могут быть высокими или низкими.Выходы выдают 8-битное или 12-битное двоичное число, его значение зависит от напряжения, подаваемого на ИС. Если имеется 8 битов, диапазон выходных данных составляет от 0000 0000 до 1111 1111. В десятичном виде это от 0 до 255. Есть 255 шагов от нижней части до верхней части диапазона.

Для удобства (а также для упрощения этого объяснения) мы можем установить для аналогового входа диапазон значений от 0 В до 2,55 В. 2,55 В, разделенные на 255 шагов, дают 0,01 В на шаг. Если входной сигнал увеличивается на 0,01 В, выход увеличивается на 1.Если на входе 1,47 В, на выходе будет 147 в десятичной системе счисления, представленной как 10010011 в двоичной системе.

С 8-битным АЦП, как описано выше, хотя входной сигнал может плавно изменяться, принимая любое значение от 0 до 2,55 В, выход может принимать только 256 различных значений с шагом 0,01 В. Разрешение такого АЦП составляет 0,1 В. Этого может быть достаточно для многих приложений. 12-битный АЦП дает гораздо лучшее разрешение, поскольку есть 4096 шагов увеличения от 0000 0000 0000 до 1111 1111 1111.

После того, как логическая схема выполнила свою логику и свои вычисления, ей необходимо снова установить контакт с внешним миром. Логические схемы могут напрямую управлять индикаторами, такими как светодиоды, а также семисегментными светодиодными дисплеями и ЖК-дисплеями. С помощью транзистора, реле или оптопары они могут включать и выключать лампы, двигатели, соленоиды и различные другие устройства. Иногда простого включения-выключения недостаточно. Логическая схема может потребоваться, например, для управления яркостью лампы или скоростью двигателя.В таких случаях схема должна обеспечивать переменное выходное напряжение. Обычно это делается с помощью цифроаналогового преобразователя или ЦАП. Действие ЦАП противоположно АЦП. Он принимает 8-битный или 12-битный двоичный вход от логической схемы и выдает выходное напряжение эквивалентного значения. Затем выходное напряжение используется для управления яркостью лампы, скоростью двигателя или любым другим процессом с переменной скоростью.

Альтернативный метод — широтно-импульсная модуляция , который можно использовать для управления яркостью лампы или скоростью двигателя.Выходной сигнал цифровой схемы представляет собой последовательность импульсов различной ширины. Фактическое напряжение, подаваемое на лампу или двигатель, высокое или низкое, то есть это двоичный сигнал. Однако, если лампа должна быть яркой, импульсы должны быть длинными, без промежутка или только с небольшим промежутком между ними. Двигатель будет работать на максимальной скорости. Если цифровая схема уменьшает длину импульсов и увеличивает промежуток между ними, меньше энергии передается лампе или двигателю. Лампа гаснет, и двигатель работает медленнее.Во всех случаях импульсы имеют относительно высокую частоту, скажем, 1 кГц или более, поэтому лампа не мигает, а двигатель не работает рывками. На практике этот метод лучше, чем аналоговое напряжение для управления скоростью двигателя. Мощность во включенном состоянии составляет при полном включении , что снижает вероятность остановки двигателя на низких скоростях.

Логические элементы интегральных схем, Транзисторно-транзисторные логические элементы, Логические элементы на КМОП транзисторах

Логические элементы интегральных схем

Логические элементы транзисторно-транзисторные

Основой биполярных цифровых ИС является транзистор с несколькими эмиттерами, обеспечивающий выполнение логических операций И ​​и ИЛИ.Он используется во входных цепях микросхем и вместе с обычным транзистором-инвертором образует базовую логическую схему. Цифровые ИС, в которых транзисторы с несколькими эмиттерами используются для операций логического И и ИЛИ, а транзисторный инвертор для операции НЕ, называются транзисторно-транзисторной логикой или сокращенно от TTL.

На рис. 3.9 представлена ​​простейшая схема TTL. Если на все входы транзистора VT1 приложен высокий потенциал, то все его эмиттеры заперты и эмиттерные токи отсутствуют.Обратите внимание, что полярность источника питания Uin прямая для p-n перехода база-коллектор транзистора VT1, и этот переход остается открытым. Следовательно, по цепочке «Уип — Р1 — база VT1 — коллектор VT1 — база VT2 — эмиттер VT2 — корпус »; ток течет в нас I , который открывает и насыщает транзистор VT2.

Фиг.3.9. Самый простой элемент TTL

Начиная с VT1 и R & gt; представляют собой инвертор (см. Рисунок 3.6, < Сопротивление резистора R 1 выбрано так, чтобы из-за падения напряжения на нем от текущего I > VT2 потенциал из точка (база транзистора VT1) будет ниже + UΒΧ, а эмиттеры VT1 останутся заблокированными.

Когда прикладывается низкий потенциал 0, по крайней мере один из входов открывает pn переход этого эмиттера, появляется значительный ток I e, который создает на < R 1 I 1 R 1 почти полностью уравновешивает U ip. Потенциал точки a приближается к нулевому потенциалу корпуса, в результате чего разность потенциалов между базой и эмиттером транзистора VT2 становится близкой к нулю, ток I Транзистор VT2 B останавливается и переходит в режим отсечки.В результате потенциал Uвых ≈ U ед. Таким образом, в положительной логике при получении высокого уровня напряжения для логического блока миоэмиттерный транзистор VT1 выполняет операцию И, а транзистор VT2 с резистором R 2 операция НЕ, тем самым реализуя основу И-НЕ. В отрицательной логике, когда для логической единицы предполагается низкий уровень напряжения, схема реализует базис ИЛИ-НЕ, который указан в скобках на выходе схемы y.

В простейшей схеме TTL транзисторы входят в насыщение, и это приводит к увеличению времени переключения схемы, поэтому в технологии интегральных схем эта схема не используется в чистом виде. Чтобы исключить режим насыщения транзисторов в настоящее время, в ИС используются транзисторы Шоттки, что дает название «SH» в названии логики. — TTL.

Базовый элемент ТТЛ показан на рис. 3.10. Вместо инвертора, состоящего из транзистора VT2 и резистора R 2 в схеме рис.3.9 используют сложный инвертирующий каскад, который обеспечивает высокий ток нагрузки и значительно меньшее энергопотребление. Сравним эти схемы.

Рис. 3.10. Базовый элемент TTL

При синтезировании различных цифровых устройств одного и того же логического элемента, конечно, недостаточно. Следовательно, входами для логического элемента являются входы аналогичных логических элементов — эмиттеров многоэмиттерных транзисторов. Пусть на выходе схемы обычного инвертора логический выход равен нулю.Ток на нагрузку не течет, но через резистор R 2 протекает значительный ток насыщения коллектора, который просто нагревает цепь. Когда логический выход находится на выходе схемы, транзистор VT2 закрыт. Ток на нагрузку будет течь от источника питания через резистор R 2. Чем выше ток нагрузки, тем больше падение напряжения на резисторе. В этом случае мощность, рассеиваемая на резисторе, увеличивается, а выходное напряжение, соответствующее логической единице, падает и может стать неприемлемо низким.

В сложной схеме инвертора в выходном каскаде использован составной эмиттерный повторитель, состоящий из транзисторов VT3 и VT5. Теперь нагрузку создает транзистор VT5. Ток эмиттера транзистора VT3 — это базовый ток для транзистора VT5, , поэтому он может быть в 5 раз меньше тока нагрузки (β5 — коэффициент передачи тока транзистора VT5). Ток через резистор R -> теперь является базовым током для транзистора VT3 и может быть меньше его эмиттерного тока в β3 раз (β3 — коэффициент передачи тока транзистора VT 3) .Таким образом, ток через резистор R’2 может быть меньше тока нагрузки в β3 • β5 раз. Ток открытого транзистора VT2 в сложной схеме инвертора, как и в обычной схеме инвертора, обеспечивает уровень логического нуля. Но теперь это может быть намного меньше. Он должен обеспечивать только открытое состояние транзистора VTA, , что обеспечивает потенциал, близкий к потенциалу корпуса на выходе схемы.Для ускорения включения транзистора VTA требуется каскад, состоящий из транзистора VT6 и резисторов R 4 , R 6. Во время переключения схемы из состояния логической единицы в состояние логического нуля транзисторы VT2, VTA и VT6 закрыты, а переход база-эмиттер транзистора VT6 имеет высокий сопротивление.Сопротивление транзистора VT6, высокое в начале переходного процесса, добавляется к сопротивлению R4, а эмиттерный ток транзистора VT2 на их общем сопротивлении создает повышенное падение напряжения, который быстрее открывает транзистор VT4. В момент, когда транзисторы выключены с логического нуля на логическую единицу, транзистор VT6 открыт, что позволяет транзистору VT2 находиться в заблокированном состоянии.

Для повышения помехозащищенности эмиттеры VT1 подключены к корпусу через диоды VD 1, VD2, заблокированы для входных сигналов положительной полярности. Они открываются только при отрицательной полярности напряжения на входах, что наблюдается в переходных процессах, когда возникают затухающие колебания из-за паразитных индуктивностей и емкостей в цепях, подключенных к входам базового элемента. Их значительная начальная амплитуда может вызвать ложное срабатывание входной логики.При включении диодов этого не происходит, так как первая отрицательная полуволна помехи открывает диод и замыкается через него. При этом на соответствующем эмиттере создается напряжение, равное ЭДС отпирания диода, не превышающее доли вольт. Последующие ослабляющие как отрицательные, так и положительные полуволны помехи имеют еще меньшую амплитуду, не превышающую сигнал логической единицы, и, следовательно, не вызывают ложного срабатывания элемента.

Изначально высокоскоростные цифровые ЭВМ и, в частности, ЭВМ разрабатывались на основе элементов ТТЛС. Однако в будущем усовершенствование технологии CMOS привело к вытеснению элементов TTLT, поскольку элементы CMOS имеют гораздо меньшее энергопотребление. Тем не менее, элементы TTLT в настоящее время используются в основном во входных и выходных цепях вычислительных устройств. Это связано с их высокой помехозащищенностью, способностью работать на емкостной нагрузке, которая всегда присутствует там, где выходные линии связи имеют длину более нескольких дециметров.

Логические элементы на КМОП транзисторах

Как показал пример инвертора на КМОП-транзисторах, отличительной особенностью таких МОП-транзисторов является их свойство не потреблять мощность в статическом режиме. При любой комбинации сигналов открытие МОП-транзистора того же типа сопровождается блокировкой МОП-транзистора противоположного типа.

Общая схема построения таких структур состоит в том, что параллельное соединение транзисторов одного типа сопровождается последовательным соединением транзисторов противоположного типа.Проиллюстрируем эту ситуацию на основных элементах, реализующих функции ИЛИ-НЕ и И-НЕ.

В схемах (рисунок 3.11) пары транзисторов VT1, VT3 и VT2, VTA образуют комплементарные структуры: когда один из них заблокирован, другой открыт. Пусть в схеме на рис. 3.11, и на оба входа x 1 и x 2 является логическим нулем. Тогда транзисторы n-типа V7Tu VT2 запираются, так как разность потенциалов между их замыканиями и истоками близка к нулю.Транзисторы VT3 и VT4 p-типа открыты, потому что нулевой потенциал, приложенный к затворам по отношению к их подложкам, будет создавать отрицательную разность потенциалов, необходимую для создания в них p-канала. Но поскольку через эти каналы наблюдаются пренебрежимо малые токи запертых транзисторов VT1 и VT2, , то падение напряжения на транзисторах VT3 и VT4 незначительно и, следовательно, выходное напряжение практически равно + U un соответствует логическая единица.

Рис. 3.11. Базовые элементы на дополнительных полевых МОП-транзисторах:

a — OR-HE; б — И НЕ; дюйм — КМОП структура

Если хотя бы один из входов, например, X, , подает логическую единицу, т.е. потенциал, близкий к + Uin, то соответствующий p-транзистор (в данном случае VT3) закроется, отключив + U , с выхода на который через открытый транзистор n-типа (в VT1) приложен нулевой потенциал корпуса, т.е.е. логический ноль. Таким образом, схема реализует функцию ИЛИ-НЕ. Как и в случае с инвертором, в рассматриваемой схеме разность выходных напряжений близка к напряжению питания (коэффициент использования напряжений ключевой схемы близок к единице). Следовательно, помехоустойчивость логических ИС на КМОП-структурах высока.

Аналогичным образом можно разобрать работу схемы, реализующей функцию И-НЕ (рисунок 3.11, б). Как и в логике TTLS, принцип двойственности реализован в рассматриваемых базовых элементах, т.е.когда положительная логика меняется на отрицательную, та же схема может выполнять функции ИЛИ-НЕ или И-НЕ.

К преимуществам элементов на КМОП-структурах (рисунок 3.11, в) можно отнести возможность безотказной работы при больших колебаниях питающего напряжения.

Благодаря своим уникальным параметрам — низкому энергопотреблению, высокой помехоустойчивости, широким допускам по величине питающих напряжений, высокой скорости работы при небольших емкостных нагрузках — КМОП-элементы получили широкое распространение в интегральных схемах.Эти элементы преобладают в микропроцессорных БИС / СБИС, устройствах полупроводниковой памяти и программируемой логике СБИС. В современных БИС / СБИС внутренние области микросхем выполнены на основе КМОП-структур, а на ТТЛС-структурах — области периферийных схем, в которых требуется передавать сигналы по внешним (по отношению к микросхеме). схемы, испытывающие значительную емкостную нагрузку.

тематических картинки

ECE 2020

Q1: Сколько транзисторов в основных затворах?

Q2: Можете ли вы определить количество транзисторов по значку затвора?

Q3: Могу ли я читать упрощенные выражения из реализации со смешанной логикой?

Q4: В смешанной логике, когда я считаю функцию ворот по сравнению с ее реализацией
?

Q1:
У меня проблемы с подсчетом количества транзисторов в конструкции затвора
, которую я сделал.

НЕ, ИЛИ, НЕ: транзисторы = 2 * количество входов
И, ИЛИ, транзисторы = 2 * количество входов + 2

Q2:
Мне показалось, что я слышал, как вы однажды сказали, что причина того, что логические элементы И и ИЛИ
имеют 2i + 2 транзистора, связана с инверторами (с учетом
дополнительных 2). Однако, выполняя эти домашние задания, у меня
просто считали все как имеющими транзисторы 2i, а затем
составляли 2 для каждого инвертора в конструкции затвора. Это просто совпадение
, что я получаю одинаковые ответы, или я делаю что-то не так,
(более чем вероятно случай).

Это просто совпадение. Проверьте окончательный тип ворот (независимо от того, какой из
нарисован значок ворот, эквивалентный деМоргану). Считайте каждый вентиль как
, как описано:

И-И, ИЛИ, НЕ: 2i
И, ИЛИ: 2i + 2

Затем просуммируйте их. Пузырьковые стержни не имеют физического присутствия в дизайне
; поэтому они не добавляют транзисторов.

Вопрос 3:
Меня смущает та часть, в которой вы должны реализовать методологию смешанной логики выражений
.Я дважды проверил сокращенное выражение
и каждый раз получаю -A * (- B + C). Ответ показывает это
правильно. Однако, если я правильно читаю ответ со смешанной логикой,
показывает A + (B * -C). Я где-то ошибся, или ответ
показан неверно?

Когда вам дают выражение и просят реализовать его с использованием смешанной логики
, вы, как правило, не упрощаете выражение. Это
аннулирует одно из преимуществ смешанной логики, а именно то, что документы
являются реализованным выражением, чтобы проиллюстрировать намерение разработчика.В
такой возможности реализации прямого переключения нет; поэтому вам нужно
изменить выражение в этом случае. Если выражение должно быть упрощено
, прежде чем оно будет реализовано в логических элементах, то выражение
, захваченное в реализации со смешанной логикой, является упрощенным выражением
.

alexxlab

Добавить комментарий

Ваш адрес email не будет опубликован. Обязательные поля помечены *