Site Loader

Содержание

последовательная схема — это… Что такое последовательная схема?

последовательная схема
sequential circuit

Большой англо-русский и русско-английский словарь. 2001.

  • последовательная сумма
  • последовательная схема запуска

Смотреть что такое «последовательная схема» в других словарях:

  • последовательная схема — — [http://www.iks media.ru/glossary/index.html?glossid=2400324] Тематики электросвязь, основные понятия EN sequential circuit …   Справочник технического переводчика

  • последовательная схема соединения полупроводниковых преобразователей — Схема соединения, в которой два или более полупроводниковых преобразователя соединены таким образом, что их постоянные напряжения складываются. [ГОСТ 23414 84] Тематики преобразователь электроэнергии …   Справочник технического переводчика

  • последовательная схема горячего водоснабжения — (с использованием аккумулирующей способности здания для выравнивания суточного графика тепловой нагрузки) [А.С.Гольдберг. Англо русский энергетический словарь. 2006 г.] Тематики энергетика в целом EN series circuit of the hot water system …   Справочник технического переводчика

  • параллельно-последовательная схема — lygiagrečiai nuosekli grandinė statusas T sritis radioelektronika atitikmenys: angl. parallel series circuit vok. Parallelreihenschaltung, f rus. параллельно последовательная схема, f; параллельно последовательная цепь, f pranc. circuit parallèle …   Radioelektronikos terminų žodynas

  • КОНТАКТНАЯ СХЕМА — специальная управляющая система, одна нз математических моделей реальных устройств, построенных из контактов реле. К. с. модельный класс управляющих систем, и для него рассматриваются все те же задачи, что и для прочих классов управляющих систем; …   Математическая энциклопедия

  • параллельно-последовательная цепь — lygiagrečiai nuosekli grandinė statusas T sritis radioelektronika atitikmenys: angl. parallel series circuit vok. Parallelreihenschaltung, f rus. параллельно последовательная схема, f; параллельно последовательная цепь, f pranc. circuit parallèle …   Radioelektronikos terminų žodynas

  • параллельно-последовательная цепь

    — Схема с параллельным и последовательным соединением (элементов). [Я.Н.Лугинский, М.С.Фези Жилинская, Ю.С.Кабиров. Англо русский словарь по электротехнике и электроэнергетике, Москва, 1999 г.] Тематики электротехника, основные понятия EN parallel… …   Справочник технического переводчика

  • эквивалентная схема варикапа и туннельного диода — Сп параллельная емкость; gпер отрицательная проводимость; rп сопротивление потерь; Lg последовательная индуктивность; Cпер емкость перехода. Черт.7 [ГОСТ 25529 82] Тематики полупроводниковые приборы …   Справочник технического переводчика

  • Криптографическая хеш-функция — Криптографической хеш функцией называется всякая хеш функция, являющаяся криптостойкой, то есть, удовлетворяющая ряду требований специфичных для криптографических приложений. Содержание 1 Требования 2 Принципы построения …   Википедия

  • Ствол шахтный —         (a. mine shaft; н. Schacht; ф. puits de mine; и. pozo) капитальная вертикальная или наклонная горн. выработка, имеющая выход на земную поверхность и предназначенная для вскрытия м ний и обслуживания подземных работ. Pазличают главные и… …   Геологическая энциклопедия

  • Parallelreihenschaltung — lygiagrečiai nuosekli grandinė statusas T sritis radioelektronika atitikmenys: angl. parallel series circuit vok. Parallelreihenschaltung, f rus. параллельно последовательная схема, f; параллельно последовательная цепь, f pranc. circuit parallèle …   Radioelektronikos terminų žodynas


Что такое «последовательные» и «параллельные» цепи?

Добавлено 18 декабря 2020 в 18:38

Сохранить или поделиться

Цепи, состоящие только из одной батареи и одного сопротивления нагрузки, очень просто анализировать, но на практике они встречаются не часто. Обычно мы находим цепи, в которых вместе соединены более двух компонентов.

Последовательные и параллельные схемы

Существует два основных способа соединения двух и более компонентов схемы: последовательно и параллельно.

Последовательная конфигурация схемы

Сначала рассмотрим пример последовательной схемы:

Рисунок 1 – Последовательная цепь

Здесь у нас три резистора (обозначенные R1, R2 и R3), соединенные в длинную цепочку от одного вывода батареи к другому. (Следует отметить, что нижний индекс – эти маленькие числа в правом нижнем углу буквы «R» – не связаны со значениями резисторов в омах. Они служат, только чтобы отличать один резистор от другого.)

Определяющей характеристикой последовательной цепи является то, что существует только один путь для прохождения тока. В этой схеме ток течет по часовой стрелке от точки 1 к точке 2, точке 3 к точке 4 и обратно до точки 1.

Параллельная конфигурация схемы

Теперь давайте посмотрим на другой тип схемы, на параллельную цепь:

Рисунок 2 – Параллельная цепь

Опять же, у нас есть три резистора, но на этот раз они образуют более одного непрерывного пути прохождения тока. Есть один путь от точки 1 к точке 2, к 7, к 8 и снова к 1. Еще один путь – от точки 1 к точке 2, к 3, к 6, к 7, к 8 и снова к 1. И затем есть третий путь от точки 1 к точке 2, к 3, к 4, к 5, к 6, к 7, к 8 и снова обратно к 1. Каждый отдельный путь (через R1, R2 и R3) называется ветвью.

Определяющей характеристикой параллельной цепи является то, что все компоненты подключены между одним и тем же набором электрически общих точек. Глядя на принципиальную схему, мы видим, что все точки 1, 2, 3 и 4 электрически общие. То же самое с точками 8, 7, 6 и 5. Обратите внимание, что все резисторы, а также батарея, подключены между этими двумя наборами точек.

И, конечно же, сложность не ограничивается простыми последовательными и параллельными цепями! У нас также могут быть цепи, которые представляют собой комбинацию последовательной и параллельной цепей.

Последовательно-параллельная конфигурация схемы

Рисунок 3 – Последовательно-параллельная цепь

В этой схеме у нас есть две петли для протекания тока: одна от 1 до 2, до 5, до 6 и снова до 1, а другая от 1 до 2, до 3, до 4, до 5, до 6 и снова обратно к 1. Обратите внимание, как оба пути тока проходят через R1 (от точки 1 к точке 2). В этой конфигурации мы бы сказали, что R2 и R3 параллельны друг другу, а R1 включен последовательно с параллельной комбинацией R2 и R3.

Это всего лишь предварительный обзор того, что будет дальше. Не волнуйтесь! Мы рассмотрим все эти схемы подробно, по очереди! Вы можете сразу перейти к следующим страницам, посвященным последовательным и параллельным схемам, или к разделу «Что такое последовательно-параллельная схема?» в главе 7.

Основы последовательного и параллельного соединений

Что такое последовательное соединение?

Основная идея «последовательного» соединения состоит в том, что компоненты соединяются в линию, образуя единый путь, по которому может течь ток:

Рисунок 4 – Последовательное соединение

Что такое параллельное соединение?

И, напротив, основная идея «параллельного» соединения заключается в том, что все компоненты подключаются друг к другу «каждой стороной». В чисто параллельной схеме никогда не может быть более двух наборов электрически общих точек, независимо от того, сколько соединено компонентов. Есть много путей прохождения тока, но только одно напряжение на всех компонентах:

Рисунок 5 – Параллельное соединение

Конфигурации последовательных и параллельных резисторов имеют очень разные электрические свойства. В следующих разделах мы рассмотрим свойства каждой конфигурации.

Резюме

  • В последовательной схеме все компоненты соединены встык, образуя единый путь для прохождения тока.
  • В параллельной схеме все компоненты соединены друг с другом, образуя ровно два набора электрически общих точек.
  • «Ветвь» в параллельной цепи – это путь для электрического тока, образованный одним из компонентов нагрузки (например, резистором).

Оригинал статьи:

Теги

ОбучениеПараллельная цепьПоследовательная цепь

Сохранить или поделиться

Последовательная схема — замещение — Большая Энциклопедия Нефти и Газа, статья, страница 1

Последовательная схема — замещение

Cтраница 1

Последовательная схема замещения, соответствующая рассмотренному порядку расчета параметров, изображена на рис. 7 — 7, а.  [1]

Последовательная схема замещения ( рис. 1 — 3 е) менее точно, чем схема на рис. 1 — 3 6, отражает процессы, происходящие в емкостной ячейке, однако в ряде случаев, о которых упоминалось выше, эта схема позволяет упростить анализ работы измерительной схемы с емкостной ячейкой и с известной степенью точности математически описать зависимости, имеющие место при воздействии высокочастотного поля на раствор.  [2]

Последовательную схему замещения целесообразно использовать при расчетах в тех случаях, когда ячейка включена в последовательную измерительную схему, например в последовательный колебательный контур.  [3]

Ее последовательная схема замещения изображена.  [4]

При последовательной схеме замещения измеряемое сопротивление РК ( активная составляющая Ra) равно сумме первого и второго членов правой части выражения (3.24), третий член определяет реактивное емкостное сопротивление.  [6]

При необходимости последовательная схема замещения катушки индуктивности может быть пересчитана на параллельную схему замещения, содержащую сопротивление утечки по аналогии с конденсатором. При таком пересчете может быть построена векторная диаграмма напряжения и токов, а также треугольник проводимостей, подобный треугольнику, образованному векторами токов.  [8]

Определить параметры последовательной схемы замещения индучтивной катушки, если частота / 50 Гц, а показания приборов равны / л 10 A, UVil27 В, t / v, 314 В.  [9]

Аналогично находим параметры последовательной схемы замещения.  [11]

Можно перейти к последовательной схеме замещения

, в которой отрицательное сопротивление включено последовательно с емкостью.  [12]

Все сказанное применительно к последовательной схеме замещения справедливо и для параллельной схемы замещения, однако в последнем случае удобнее пользоваться понятием спектральной проводимости.  [13]

На рис. 8.13, д представлены последовательная схема замещения и векторная диаграмма для катушки с магнитопрсводом.  [14]

На рис. 8.13, в представлены последовательная схема замещения катушки и соответствующая ей векторная диаграмма.  [15]

Страницы:      1    2    3    4    5

Гидросистема с распределителями последовательного включения

Если удлинить магистраль слива первого гидравлического распределителя простой гидросистемы, установив на ней один или несколько распределителей, то мы получим так называемое последовательное включение.

При последовательном включении необходимо, чтобы сила и скорость включаемых одновременно потребителей регулировалась.

Точнее говоря, дело обстоит следующим образом. Чтобы привести в движение гидроцилиндр 2, необходимо давление, соответствующее силе подъема и площади поршня. Это давление действует на кольцевую поверхность поршня цилиндра 1. Действующее на цилиндр 1 давление складывается из внешнего усилия, действующего на шток поршня, и давления, состоящего из давления, действующего на цилиндр 2, и площади кольцовой поверхности поршня цилиндра 1.

Если давление, действующее на цилиндр 1, больше суммы действующих сил, то оба гидроцилиндра выдвигаются. Отношение скоростей движения гидроцилиндров 1 и 2 пропорционально отношению плошади поршня цилиндра 2 к кольцевой поверхности цилиндра 1.

Циркулирующая гидравлическая жидкость через фильтр сливается в бак.

Принципиальная схема включения распределителей

Параллельное включение элементов распределителей.

Каждый распределитель соединен с каналом Р, все потребители управляются одновременно.

Распределение рабочей жидкости производится в соответствии с сопротивлением в гидросистемах потребителей.

Сдвоенная схема. Подача рабочей жидкости производится только через циркуляционный канал.

Потребители включаются не одновременно.

Эта схема применяется в качестве предохранительной схемы.

Последовательное включение. Используется слив рабочей жидкости.

Рабочая жидкость от потребителя 1 сливается в распределитель 2.

Таким образом, потребитель 2 имеет принудительное управление, т.е. скорости потребителей зависят от подачи рабочей жидкости, а рабочие давления суммируются.

 

Последовательное подчинение придаточных (10 примеров)

Последовательное под­чи­не­ние — это под­чи­не­ние, при кото­ром каж­дое после­ду­ю­щее при­да­точ­ное пред­ло­же­ние зави­сит от предыдущего.

Узнаем, что такое после­до­ва­тель­ное под­чи­не­ние при­да­точ­ных пред­ло­же­ний в слож­но­под­чи­нён­ном предложении.

Несколько при­да­точ­ных частей могут быть свя­за­ны с глав­ным пред­ло­же­ни­ем и меж­ду собой после­до­ва­тель­ным под­чи­не­ни­ем. Укажем при­ме­ры слож­но­под­чи­нен­ных пред­ло­же­ний с после­до­ва­тель­ным под­чи­не­ни­ем из про­из­ве­де­ний худо­же­ствен­ной литературы.

Сложное предложение с последовательным подчинением

В слож­но­под­чи­нен­ном пред­ло­же­нии два и более зави­си­мых пред­ло­же­ния могут иметь после­до­ва­тель­ное под­чи­не­ние по отно­ше­нию друг к дру­гу. Последовательное под­чи­не­ние име­ет «гово­ря­щее» назва­ние. Оно про­ис­хо­дит после­до­ва­тель­но от глав­но­го пред­ло­же­ния к пер­во­му зави­си­мо­му пред­ло­же­нию, затем от пер­во­го ко вто­ро­му, от вто­ро­го к тре­тье­му и т. д.

Непосредственно глав­но­му пред­ло­же­нию под­чи­ня­ет­ся толь­ко пер­вое при­да­точ­ное, а все после­ду­ю­щие посте­пен­но и после­до­ва­тель­но при­со­еди­ня­ют­ся по оче­ре­ди друг к дру­гу. Образно гово­ря, это постро­е­ние слож­но­под­чи­нен­но­го пред­ло­же­ния похо­же на желез­но­до­рож­ный состав, где к теп­ло­во­зу при­со­еди­ня­ет­ся толь­ко пер­вый вагон, а все осталь­ные цеп­ля­ют­ся друг за дру­га по порядку.

Например:

Помню (1), как пошли мы с лес­ни­ком в дуб­ра­ву (2), где в зарос­лях воз­ле воды дер­жа­лись оле­ни и каба­ны (3) (В. Песков).

Сложноподчиненное пред­ло­же­ние состо­ит из трех про­стых: пер­вое пред­ло­же­ние глав­ное, вто­рое и тре­тье — при­да­точ­ные. Первое при­да­точ­ное пред­ло­же­ние непо­сред­ствен­но соеди­не­но с помо­щью сою­за «как» с глав­ным и пояс­ня­ет в нем ска­зу­е­мое, выра­жен­ное гла­го­лом «пом­ню»:

пом­ню (что?) как пошли мы с лес­ни­ком в дубраву.

Второе при­да­точ­ное пред­ло­же­ние при­со­еди­ня­ет­ся союз­ным сло­вом «где» к пер­во­му при­да­точ­но­му  и пояс­ня­ет в нем обсто­я­тель­ство, выра­жен­ное суще­стви­тель­ным в падеж­ной фор­ме с пред­ло­гом «в дуб­ра­ву»:

в дуб­ра­ву (какую?) где в зарос­лях воз­ле воды дер­жа­лись оле­ни и кабаны.

Линейная схе­ма пред­ло­же­ния с после­до­ва­тель­ным под­чи­не­ни­ем выгля­дит так:

[гла­гол], (союз «как»… сущ.), (союз­ное сло­во «где»…)

Понаблюдаем, как при­со­еди­ня­ют­ся друг к дру­гу при­да­точ­ные пред­ло­же­ния в слож­ном пред­ло­же­нии с после­до­ва­тель­ным подчинением:

Я знал, что мне нуж­но пото­ро­пить­ся, посколь­ку поезд отправ­ля­ет­ся через полчаса.

Она мне не раз гово­ри­ла, как бы ей хоте­лось вер­нуть­ся сюда ещё раз, что­бы вспом­нить счаст­ли­вые дни сво­ей юности.

Мы шли по еле замет­ной тро­пин­ке, что неожи­дан­но свер­ну­ла к реч­ке, у бере­га кото­рой плес­ка­лись утки.

Некоторые счи­та­ют, что доста­точ­но толь­ко как сле­ду­ет попро­сить, что­бы их жела­ние исполнилось.

Запятые в предложении с последовательным подчинением

При после­до­ва­тель­ном под­чи­не­нии при­да­точ­ные пред­ло­же­ния отде­ля­ет­ся от глав­но­го пред­ло­же­ния и друг от дру­га запятой.

В саду зацве­ли ябло­ни, кото­рые похо­жи на бело­снеж­ные обла­ка,  что как буд­то спу­сти­лись с небес.

Следует иметь в виду, что в слож­но­под­чи­нён­ных пред­ло­же­ни­ях с после­до­ва­тель­ным под­чи­не­ни­ем одно при­да­точ­ное пред­ло­же­ние может ока­зать­ся внут­ри дру­го­го напо­до­бие «мат­рёш­ки», при­чём под­чи­ни­тель­ные сою­зы или союз и союз­ное сло­во ока­жут­ся рядом, например:

Я думал о том (1), что (2), если каж­дый день чело­век полу­ча­ет одни толь­ко радо­сти (3), он их вовсе не полу­ча­ет (2).

[ …о том], (союз «что», (союз «если»…)…).

Рядом нахо­дят­ся под­чи­ни­тель­ные сою­зы «что» и «если», кото­рые отно­сят­ся к раз­ным при­да­точ­ным предложениям:

  • что он их вовсе не получает;
  • если каж­дый день чело­век полу­ча­ет одни толь­ко радости.

Между сою­за­ми ста­вит­ся запя­тая, если изъ­я­тие вто­ро­го под­чи­ни­тель­но­го пред­ло­же­ния не тре­бу­ет пере­строй­ки все­го слож­но­го пред­ло­же­ния, а это про­ис­хо­дит при отсут­ствии вто­рой части состав­но­го сою­за — то, так, но.

Запятая на сты­ке двух под­чи­ни­тель­ных сою­зов (сою­за и союз­но­го сло­ва) не ста­вит­ся в том слу­чае, если вто­рое пред­ло­же­ние нель­зя изъ­ять без изме­не­ния все­го слож­но­го пред­лож­но­го. В этом слу­чае далее име­ет­ся вто­рая часть состав­но­го сою­за — то, так, но.

Примеры предложений из художественной литературы

Эдип знал, что_ если он не раз­га­да­ет голо­во­лом­ки, то его ждет гибель… (И. Эренбург).

Казалось, что_ если она одна­жды не вый­дет на рабо­ту, то к обе­ду сле­ду­ет ожи­дать конец све­та (Т. Устинова).

Подъехав к месту сра­же­ния, я понял, что, если про­явить упор­ство, побе­да будет за нами.

Воздух был необык­но­вен­но све­тел, про­зра­чен и нежен, так что, когда Анна Акимовна погля­де­ла в окно, ей преж­де все­го захо­те­лось вздох­нуть глубоко-глубоко (А. Чехов).

Снег падал мед­лен­но и важ­но, и хло­пья его были такие боль­шие, что каза­лось, буд­то с неба сле­та­ют на город лег­кие белые цве­ты (К. Паустовский).

Я был слаб, что­бы рабо­тать, поэто­му писал кни­ги и пьесы…(Б. Шоу).

Ветки их так часто пере­пле­лись, что каза­лось, буд­то огнен­ные цве­ты шипов­ни­ка и белые, пах­ну­щие мин­да­лем цве­ты боярыш­ни­ка каким-то чудес­ным обра­зом рас­пу­сти­лись на одном кусте (К. Паустовский).

В то лето, когда побы­вал Сёмка в горо­де, он стал при­гля­ды­вать­ся к цер­ков­ке, кото­рая сто­я­ла в деревне Талица, что в трех вер­стах езды от Чебровки  (В. Шукшин).

Многие дума­ют, буд­то пой­ди толь­ко в лес, где мно­го мед­ве­дей, так они набро­сят­ся и съе­дят тебя (М. Пришвин).

Допустим, мы заин­те­ре­со­ва­ны, что­бы в лесу води­лось поболь­ше ряб­чи­ков, жизнь кото­рых свя­за­на с хвой­ны­ми дере­вья­ми (В. Солоухин).

Скачать ста­тью: PDF

Последовательная логика | Синхронная и асинхронная логическая схема

Последовательная логика

Содержание: последовательная логика

Последовательное логическое определение:

Тип логики, в котором предыдущее состояние последовательности входов, а также текущий вход могут влиять на текущее состояние выхода.

Что такое последовательная логическая схема?

Освободи Себя последовательная логическая схема представляет собой комбинированную форму комбинационной схемы с базовым элементом памяти. При наличии элемента памяти схема может сохранять предыдущие состояния ввода и вывода. В то же время последовательная логическая схема обычно известна как двухпозиционное или бистабильное устройство, потому что она имеет только два стабильных состояния, «0» и «1», по одному состоянию за раз. Элемент памяти в схеме может хранить один бит за раз.

Этот тип схемы имеет конечное количество входов и конечное количество выходов. Благодаря элементу памяти эта схема обеспечивает решение многих наших проблем. Последовательная логическая схема в основном используется как регистр, счетчик, аналого-цифровой преобразователь (АЦП), и так далее

Последовательная логическая диаграмма | Последовательная логическая архитектура :Рис. Последовательная логическая схема

Типы последовательных логических схем:

Как правило, мы можем разделить последовательную логическую схему на два основных типа:

  • A. Асинхронная последовательная логическая схема.
  • Б. Синхронная последовательная логическая схема.

Синхронные последовательные логические схемы:

Выход этой логической схемы зависит от входного импульса и тактового импульса схемы. Схема синхронизирована с часами, т.е. выход может измениться только через конечный интервал времени. Здесь элемент памяти и часы — необходимость. Без тактового импульса выход не будет изменен. Для изменения одного состояния выхода на другой эта схема ожидает следующего изменения тактового импульса.

Этот тип схемы может использоваться для синхронизации всех элементов, присутствующих в схеме, практически для реагирования на изменение входного сигнала. Для того, чтобы обработанный вывод происходил главным образом, необходимо ограниченное время, известное как задержка распространения. Задержка распространения может варьироваться от элемента к элементу. Итак, для правильно работающей схемы нам нужен определенный интервал времени, чтобы все элементы могли получить время для правильной реакции. Примером синхронных логических схем являются триггеры, синхронный счетчик и т. Д.

Асинхронные последовательные логические схемы:

Выход этой логической схемы зависит только от входного импульса и последовательности предыдущих входных данных.Эта схема не имеет часов и не требует никакой синхронизации, поэтому схема не зависит от часов, что делает ее быстрее, чем синхронная последовательная логическая схема, поскольку выходной сигнал может изменяться относительно изменения входа с минимальным требуемым временем, может изменяться независимо от времени. Единственное препятствие для скорости этой схемы — задержка распространения элементов схемы. Он потребляет меньше энергии, низкие электромагнитные помехи.

Асинхронные последовательные логические схемы обычно выполняют операции в следующих случаях:

 Эти схемы в основном используются, когда скорость работы является приоритетом, например, в микропроцессорах, цифровой обработке сигналов, для доступа в Интернет и т. Д. Из-за асинхронного поведения выход иногда может быть неопределенным, что ограничивает применение асинхронной последовательной логики. схема. Сформировать такой тип схемы тоже сложно.

Разница между синхронными и асинхронными последовательными логическими схемами:
Синхронная последовательная логическая схемаАсинхронная последовательная логическая схема
Выход этой логической схемы зависит от входного импульса, а также тактового импульса схемы.Выход этой логической схемы зависит только от входного импульса и последовательности предыдущих входных данных.
Часы присутствуют в этой схеме.В цепи нет часов.
Схема проста в проектировании.Конструкция этой схемы сложна.
Относительно медленнее, чем у асинхронной последовательной логической схемы.Относительно быстрее, чем у синхронной последовательной логической схемы.
Состояние вывода всегда предсказуемоСостояние вывода иногда непредсказуемо
Эта схема потребляет довольно большую мощность.Он потребляет относительно меньше энергии.

Диаграммы последовательного логического состояния:

Последовательная логическая диаграмма состояний — это характерная диаграмма схемы, в которой мы можем определить переход между состояниями относительно входа. На диаграммах этого типа это состояние в основном представлено в виде круга, а переход от одного состояния к другому обозначен стрелкой, вместе с этой стрелкой представлен входной импульс, который вызывает переход между состояниями. Когда есть импульсный выход, стрелка может быть представлена ​​выходом, связанным с входным импульсом. Здесь стрелка начинается с одного круга и переходит к другому кругу, а иногда может вернуться к тому же кругу в зависимости от условия.

Схема последовательной логики | Принципы последовательного логического проектирования

Мы уже знаем, что последовательная логическая схема объединяет комбинационную схему с элементом памяти. А для элемента памяти нам нужен элемент статической памяти для хранения данных в схемах. Поэтому для создания ячейки статической памяти в схеме мы используем инверторы.

Этапы проектирования последовательной логической схемы:
  1.  Создайте диаграмму состояний для требуемой последовательной цепи с желаемыми выходными состояниями.
  2. Преобразуйте диаграмму состояний в таблицу состояний.
  3. Выберите триггер в соответствии с вашими требованиями и который удовлетворяет всем необходимым условиям, используйте таблицу характеристик или таблицу возбуждений для выбора триггера.
  4. Минимизируйте входные функции в триггер с помощью K-карты или требуемых логических алгоритмов.
  5. Используйте упрощенную функцию для разработки последовательной схемы, и если комбинационная схема необходима для требуемого выхода, добавьте ее соответствующим образом.
  6. Наконец, проверьте наличие требуемого выхода через схему.

Следуя вышеуказанному шагу, мы можем разработать любую требуемую последовательную схему.

Последовательные логические схемы MOS:

Как известно, последовательная логическая схема — это комбинация комбинационной схемы с элементом памяти. А для элемента памяти нам нужен элемент статической памяти, чтобы он мог хранить данные в схемах. Поэтому для создания ячейки статической памяти в схемах мы используем инверторы.

Рис. На этом рисунке два инвертора связаны друг с другом обратной связью.

Ячейка статической памяти может быть создана двумя или любым четным числом инверторов, соединенных последовательно с обратной связью. Он имеет два стабильных состояния, но одно стабильное состояние за раз, а стабильное состояние выхода относится к входу. Когда шум (в виде напряжения или другой формы) суммируется с выходом, что может сделать схему нестабильной, а выход может быть нестабильным в определенном состоянии, но когда шум проходит через любой из инверторов, он устраняется. поскольку этот контур регенерируется, он всегда пытается вернуться в определенное стабильное состояние, что помогает нам создать активную и регенерирующую ячейку памяти.

Рис. На этом рисунке КМОП-схема двух инверторов, соединенных с обратной связью.

Приведенная выше диаграмма — это CMOS Схема — ячейка памяти (два инвертора подключены в обратную связь). Если эта схема будет стабильной на «0» или «1» с учетом входного напряжения (напряжения), подаваемого через вход, эта ячейка памяти в CMOS является ячейкой статической памяти. И, объединив схему КМОП этой ячейки памяти с комбинационной схемой КМОП, мы можем разработать схему КМОП последовательной схемы.

Комбинационная логика против последовательной логики:
Комбинационная логикаПоследовательная логика
Это тип цифровой логики, состоящей из множества логических схем, и ее выход зависит только от токовых входов.Это также тип цифровой логики, состоящей из комбинационного элемента, а также элемента памяти, его выход не только зависит от текущего входа, но также может управляться последовательностью предыдущих входов.
Его схема относительно дорогостоящая.Его схема относительно дешевая.
Часы отсутствуют в его схеме.Часы — необходимый элемент в синхронной последовательной схеме.
В его схеме нет элемента памяти.В схеме этой логики должен быть элемент памяти.
Схема обратной связи отсутствует.Для манипулирования прошлыми входами необходима схема обратной связи.
Проектировать схему через логические вентили легко.Здесь мы можем столкнуться со сложностями при проектировании схемы из-за требований к элементам памяти и обратной связи.
Обработка результатов происходит сравнительно быстрее.После рассмотрения каждого аспекта обработка вывода может быть относительно медленнее.
Мы можем определить отношения ввода-вывода через таблицу истинности.Отношения ввода-вывода можно определить с помощью таблицы характеристик, таблицы возбуждений и диаграмм состояний.
Требование этой логики в основном состоит в выполнении логических операций.Требование этой логики для хранения данных, создания счетчика, регистров и т. Д.

Применение цепей последовательной логики:

С конечным числом входов и выходов последовательная логическая схема используется для построения конечного автомата. Он может действовать как регистр, счетчик и т. Д. С помощью комбинационной схемы можно создать многие базовые устройства, такие как RAM (оперативное запоминающее устройство), поскольку последовательная логическая схема предоставляет нам возможность хранить данные, которые открывают двери для микропроцессор и арифметическая логическая схема.

Устройства последовательной логики:

Выход последовательного логического устройства может управляться текущим входом и предыдущим входом или тактовыми импульсами. Последовательные устройства хранят последние данные в элементе памяти. Благодаря этой возможности хранения данных эти устройства открывают новые способы решения проблемы.

Последовательные устройства — это счетчики, регистры и т. Д.

Последовательные логические микросхемы

Преимущества и недостатки последовательной логики:

Преимущества последовательной логики:

Существенным преимуществом последовательной логики является то, что ее схема содержит элемент памяти, позволяющий хранить данные и создавать регистр, счетчик и микропроцессоры. С помощью тактового импульса он может синхронизировать все элементы схемы независимо от различных задержек распространения и обеспечивать надлежащий выходной сигнал. Выходом можно управлять через текущий вход, прошедшую последовательность входов, а также через тактовый импульс.

Недостатки последовательной логики:

Наличие часов и обратной связи в схеме, обработка вывода может быть медленнее. Осложнения схемы могут увеличиваться, что может вызвать трудности при построении схемы. Результат иногда может быть неопределенным.

Последовательная логическая история :

Последовательная логика используется для разработки конечного автомата, который является основным строительным блоком всех цифровых схем. Для дополнительной информации нажмите сюда.

В. Как ОЗУ компьютера использует последовательную логику?

Q.

ПЗУ / ОЗУ — это комбинационная или последовательная схема?

Отвечать: — ROM (постоянная память) состоит из кодировщика, декодера, мультиплексора, схемы сумматора, схемы вычитания и т. д. Кодер — это комбинационная схема, которая в основном преобразует одну форму данных в другой формат, например, десятичные данные в двоичные данные. Декодер здесь тоже комбинационная схема. То же самое и с мультиплексором, сумматором и вычитателем. Все это здесь комбинационная схема.

 В ПЗУ мы не можем изменять содержимое памяти. Следовательно, вывод ПЗУ зависит только от ввода. Таким образом, нет требований к прошлому значению ввода или вывода. Итак, ПЗУ имеет в своей схеме только комбинационную схему.

 В то время как для RAM (оперативная память), PROM (программируемая постоянная память), EPROM (стираемая программируемая постоянная память), EEPROM (электрически стираемая программируемая постоянная память) имеет память, которая может изменяться. В случае PROM его можно запрограммировать один раз после изготовления. RAM, EPROM, EEPROM, где можно изменить состояние. В этом типе памяти нам всегда нужна последовательная схема для правильной работы, так как здесь есть необходимость в прошлых входных и выходных значениях. Текущий вывод может быть изменен предыдущей последовательностью данных. Следовательно, этот тип памяти требует последовательной схемы.

В. Является ли сумматор с переносом пульсации примером последовательной схемы. Почему?

  Ответ: — Сумматор с переносом пульсаций — это цифровая схема, которая выполняет арифметические операции сложения двух различных двоичных чисел. Он может быть спроектирован с каскадным подключением соединителя полного сумматора к выходу переноса, где выход переноса полного сумматора соединяется со входом следующего полного сумматора. Как мы видим здесь, один полный сумматор подключен к следующему сумматору в качестве обратной связи, здесь выход одного полного сумматора может управлять выходом другого полного сумматора. Итак, здесь мы видим, что прошлый вывод может управлять текущим выводом схемы. Поэтому сумматор с переносом пульсаций можно рассматривать как последовательную схему.

В. Почему неблокирующие назначения используются в последовательных схемах в Verilog ?

 Ответ: — В неблокирующих назначениях, когда происходит первый шаг, оценка выражения правой части неблокирующего оператора происходит после того, как эта ревизия левой части неблокирующего оператора принимает место, а в конце временного шага выполняется оценка левого оператора.

 Поскольку неблокирующие назначения не блокируют оценку каких-либо последовательных операторов, выполнение этих назначений происходит одновременно или параллельно. Итак, для создания последовательной логической схемы в Verilog мы всегда должны учитывать синхронизированные блочные и неблокирующие назначения. С помощью неблокирующих назначений мы можем исключить состояние гонки вокруг последовательной схемы.

В. Определите асинхронные последовательные логические схемы ?

Ответ: объяснено в разделе асинхронных последовательных логических схем.

Q.

Сколько триггеров требуется для построения последовательной схемы с 20 состояниями.

Отвечать: — Вьетнамки является основным элементом памяти в последовательной цифровой схеме, которая имеет два стабильных состояния, и эти два состояния могут быть представлены как «0» и «1», но одновременно может хранить один бит.

 Согласно двоичному кодированию n число триггеров может представлять максимум  количество состояний.

Здесь нам понадобится 20 состояний последовательной схемы.

So   

После решения приведенного выше уравнения получаем

Что касается,   там всего 16 состояний, а нам нужно 20 состояний. Здесь у нас есть еще 4 состояния для работы, поэтому мы должны выбрать число больше 4. Итак, мы будем использовать n = 5, где   имеет 32 состояния, что достаточно для 20 состояний.

В то время как при однократном кодировании количество триггеров, необходимых для n состояний, равно n. Итак, нам нужно 20 шлепанцев для 20 состояний.

В. Как можно сделать последовательный чип только из комбинационных чипов?

Ответ: — Когда комбинационная логическая схема соединена с цепью обратной связи, результирующая схема является последовательной логической схемой.

Если мы перейдем к схеме основных элементов памяти, таких как триггер, защелки, мы увидим, что триггер может быть создан с помощью логических элементов И, И НЕ, ИЛИ и т. Д., Когда они связаны с обратной связью. друг другу.

Рис. Это схема триггера SR. 

 На схеме показаны два логических элемента И-НЕ, соединенные трактом обратной связи, который формирует схему триггера SR. Таким образом, комбинационная схема может быть преобразована в последовательную схему.

В. Принцип работы нестабильных последовательных логических схем

Ответ: — Нестабильная последовательная логическая схема не имеет стабильного состояния на выходе, т.е. она нестабильна ни в каком состоянии. Выход непрерывно переходит из одного состояния в другое. Этот тип схемы может использоваться в качестве генератора, такого как генератор для генерации тактового импульса в цепи. Примером нестабильной схемы является кольцевой генератор.

Дополнительные статьи нажмите сюда

О Sneha Panda

Я получил образование по специальности «Прикладная электроника и приборостроение». Я любознательный человек. У меня есть интерес и опыт в таких областях, как преобразователь, промышленные приборы, электроника и т. Д. Мне нравится узнавать о научных исследованиях и изобретениях, и я верю, что мои знания в этой области будут способствовать моим будущим усилиям.

LinkedIn ID — https://www.linkedin.com/in/sneha-panda-aa2403209/

Последовательные и параллельные схемы реакторов


    Схемы с последовательно-параллельным соединением реакторов.. [c.151]

    ПОСЛЕДОВАТЕЛЬНЫЕ И ПАРАЛЛЕЛЬНЫЕ СХЕМЫ РЕАКТОРОВ [c.192]

    В 4.1. ПОСЛЕДОВАТЕЛЬНЫЕ И ПАРАЛЛЕЛЬНЫЕ СХЕМЫ РЕАКТОРОВ 4.1.1. Расчетные формулы [c.114]

    Получите математическую модель процесса в реакторе идеального вытеснения при протекании сложной реакции а) с параллельной схемой превращения б) с последовательной схемой превращения Покажите график изменения концентраций компонентов по длине реактора и объясните его вид (почему концентрации увеличиваются, уменьшаются, не меняются и Т.Д.). [c.184]

    Рассмотрим еще один пример. Пусть в схеме имеется последовательно-параллельная совокупность реакторов и требуется найти оптимальное сочетание числа параллельных ветвей с числом реакторов в каждой ветви при сохранении остальной структуры схемы неизменной. Легко видеть, что применение двухуровневой процедуры синтеза приведет к необходимости решения на втором уровне задачи (VI 1,8), где — число ветвей ищ — число реакторов в каждой ветви. Здесь также можно использовать метод Гаусса — Зейделя. [c.249]

    Технологическая схема установки приведена на рис. VI.3. Сырье из секции подготовки (на схеме не показана) подается насосом 1 в холодильник 2 (здесь хладагент — испаряющийся изобутан), а затем равными порциями вводится параллельно в пять зон реактора 6. В первую зону реактора 6 вводится циркулирующая и свежая серная кислота насосом 4 и проходит последовательно все зоны реактора. [c.61]

    Несмотря на сравнительно небольшие размеры, эта схема интересна тем, что в ней присутствуют все элементы сложных схем 1) аппараты различных типов (реакторы, экстракторы, смесители) 2) аппараты, расположенные последовательно (параллельно) 3) рецикл 4) аппараты (экстракторы), расчет которых-требует итерационных процедур. [c.57]

    Использование этого подхода к задаче оптимизации последовательности реакторов идеального смешения [И, с. 50] показало его эффективность. На этом примере ясно видна также польза введения дополнительных поисковых переменных для распараллеливания вычислений в случае использования многопроцессорных ЭВМ или многомашинных комплексов. Благодаря последовательной структуре схемы (см. рис. 22) здесь может эффективно использоваться только одна ЭВМ. Введение же дополнительных поисковых переменных позволяет параллельно обрабатывать отдельные участки на нескольких ЭВМ. [c.136]

    В начальный период работы установки, когда активность катализатора еще высокая, можно рекомендовать параллельную схему работы реакторов. С понижением активности катализатора для сохранения глубины превращения рекомендуется пользоваться последовательной схемой. [c.44]


    Кроме перечисленных выше вопросов, были рассмотрены и решены также вопросы, связанные с выбором состава газовой смеси на входе в реактор, с расположением реакторов (параллельное или последовательное) в схеме процесса, а также ряд других вопросов. [c.96]

    На нескольких заводах в США и в Англии двойной суперфосфат получают непрерывным методом по схеме, изображенной на рис. 73. Реакция между измельченным фосфоритом и фосфорной кислотой, содержащей 38% Р2О5, осуществляется в трех непрерывно действующих реакторах 3, через которые пульпа проходит последовательно. Из последнего реактора пульпа поступает в два параллельно работающих смесителя 4, в каждом из которых имеются два горизонтальных вала с лопастными мешалками. Здесь пульпа смешивается с мелкой фракцией продукта, получаемого после сушки и рассева, причем образуются влажные гранулы, направляющиеся в барабанную сушилку 5. Сухие гранулы рассеиваются в грохоте 10 на три фракции. Средняя фракция является продуктом крупная — [c.149]

    VI-4. Завод располагает реактором, в котором степень превращения вещества А достигает 90%. Был приобретен второй реактор, аналогичный первому. При каком соединении реакторов (последовательном или параллельном) и сохранении первоначальной степени превращения производительность технологической схемы будет больше  [c.158]

    Примером параллельной схемы может служить группа параллельно работающих теплообменников группа насосов, подающих жидкость в один коллектор группа параллельно рабо тающих реакторов. Параллельные схемы характерны для крупного химического производства и широко распространены в химической промышленности. Это связано, во-первых, с их повышенной надежностью, так как выход из строя одного из аппаратов не нарушает работы всей системы. Во-вторых, параллельные схемы обладают большой гибкостью, позволяющей в одной технологической схеме применять оборудование разной производительности, т. е. в разных последовательных звеньях производства использовать разное число параллельно работающих аппаратов. Такие схемы, называемые коллекторными, позволяют обеспечить непрерывность общего технологического потока в ряде производств, в состав которых входят отдельные агрегаты, работающие по периодической или полу-периодической схеме. [c.12]

    Заменив в формулах (Х1.52), (Х1.53), (Х1.54) и (Х1.55) время реакции 1 удельной энергией 1//о, можно вычислить константы и 2 и по их средним значениям сравнить опытные и вычисленные, значения ос. Как оказалось, последовательная схема удовлетворительно описывает найденную на опыте зависимость а=/(1//о) только для цельностеклянного реактора. Для описания кинетики образования — разложения перекиси водорода в стеклянно-металлических реакторах схема (Х1.49) не годится. В связи с этим в дальнейшем была испытана схема двух последовательно-параллельных реакций. В соответствии со сказанным ранее ее можно представить в виде [c.320]

    Конструкция реактора и схема его работы описаны выще. Свежее сырье подается во все 5 секций реакционной зоны равными параллельными потоками, а рециркулирующий изобутан и кислота вводятся в первую секцию и затем последовательно проходят все секции реактора. [c.189]

    VI-3. При каких значениях порядка реакции, коэффициента расширения и степени превращения схему с двумя последовательно соединенными реакторами идеального вытеснения целесообразнее эксплуатировать, чем схему с параллельным соединением тех же реакторов  [c.158]

    Схемой предусматривается как последовательное, так и параллельное подключение аппаратов сероочистки и конверсии. Это позволит исключить необходимость остановок установки на период замены катализаторов и хемосорбентов в реакторах. Предпочтительней последовательное подключение аппаратов, поскольку при этом уменьшается опасность неравномерного распределения потока газа по сечению аппаратов и отрицательное влияние пристеночного эффекта (проскок газа вдоль стенки). [c.61]

    При осуществлении непрерывных процессов, а также для обеспечения необходимых температурных условий на различных стадиях реакции отдельные аппараты компонуются в каскад реакторов. В таком каскаде жидкость проходит последовательно через все аппараты, а газ может подаваться последовательно или параллельно в каждый реактор. В случае, если количество газа, рассчитанного по стехиометрическому уравнению реакции, недостаточно для обеспечения оптимальных гидродинамических условий в каждом аппарате, а разбавление инертным газом нежелательно, каскад может работать по замкнутой циркуляционной схеме (рис. 45). Согласно этой схеме, основная масса газа транспортируется через все аппараты каскада циркуляционным компрессором 1. Свежий газ в количестве, достаточном для реакции, вводится в циркуляционной контур компрессором 2. На выходе из 6 83 [c.83]

    Технологическая схема процесса получения винилтолуола на основе толуола и ацетилена представлена на рис. 4.4. Потоки толуола и Н2804 с добавкой НеЗО из дозатора / подают последовательно в каскад реакторов 2 с мешалками, в которые параллельно поступает ацетилен. После отделения катализатррного слоя в разделителе 5 алкилат нейтрализуют в аппарате 4 и разделяют в комбинированной колонне /О, откуда дитолилэтан подают через перегреватель 5 в секцию крекинга 6. Катализат крекинга через систему утилизации теплоты и сепарации (7—9) поступает в колонну 10 и в колонны И и /2 для выделения толуола, дитолилэтана, винилтолуола и побочно образующегося при крекинге ДТЭ этйлтолуола. Слой катализатора из разделителя 3 направляют в секцию регенерации 13. [c.109]


    Так, для организации производства этиленгликоля мощностью 5000 т/год по раствору, содержащего около 80% масс, гликолей и обеспечения стабильной работы катализатора в течение длительн010 времени (более 8000 час), необходим реакторный узел с рассредоточенной подачей оксида этилена с числом точек ввода оксида равным, как минимум, 3. Для реализации данного решения на производстве нами была предложена технологическая схема, включающая каскад последовательно соединенных реакторов не равного объема с гюдачей оксида этилена в смесители, установленные перед каждым реактором каскада. При этом реакторы каскада могут содержать один или несколько модулей (например, модулей разработанных нами в [6]), соединенных в последовательно параллельную цепь. [c.5]

    С увеличением производительности технологических линий при соответственном увеличении объемов реакторов перемешивание и теплосъем существенно усложняются. Поэтому не случайно такие фирмы, как Хехст , Монтэдисон и другие, используют каскады из 2—3 реакторов. Этим обеспечиваются, с одной стороны, сравнительно небольшие габариты каждого из реакторов, с другой стороны, возможность расширения выпускаемого ассортимента продукции за счет использования различных схем обвязки реакторов и их последовательной или параллельной работы. Параллельную схему работы реакторов (на различных режимах) часто используют для регулирования ММР конечного продукта. Последовательная схема, кроме лучших условий доработки катализаторов, позволяет получать сополимеры различного состава и структуры. Надежность работы технологической линии, обеспечивается не только качеством и техническим уровнем используемых технологии и оборудования, но и системой автоматического контроля и управления. Наиболее успешно эта задача решается с помощью автоматизированных систем управления технологическим процессом (АСУ ТП). [c.137]

    Процесс осутцествляется в три ступени реакторы I и II ступени включены последовательно, а два реактора Ш ступени включены параллельно, один из которых может служить резервным. В первых двух ступенях протекают в основном реакции дегидрирования нафтеновых углеводородов и изомеризации парафиновых углеводородов. На последней ступени в более жестких условиях интенсифицируются реакции дегидроциклизации парафинов и гидрокрекинга, сопровождаемые отложением кокса на катализаторе. Для увеличения длительности рабочего цикла предусмотрена возможность отключения одного параллельно работающего реактора Ш ступени с целью проведения в нем регенерации катализатора без прекращения эксплуатации всей установки. При снижении же активности катализатора в реакторах I и II ступени прекращается подача сырья и регенерацию катализатора проводят во всех реакторах одновременно. Таким образом, указанная схема риформинга является промежуточной между технологиями с регенерацией катализатора во всех реакторах установки и регенерацией катализатора в резервном реакторе (процесс ультраформинга). [c.62]

    При анализе реакционноспособного диоксида азота его целесообразно бывает перевести в азот, что упрощает количественный анализ и не требует специальной коррозионноустойчивой аппаратуры и детектора. В работе [51] описана методика разделения примесей оксидов азота, углерода и постоянных газов с использованием реакционной хроматографии и схемы с последовательно параллельными колонками. Анализируемая проба сначала проходит через колонку с углем СКТ (200Х Х0,4 см), на которой при 145°С происходит разделение на три зоны [первая — постоянные газы и оксид азота (П), вторая — диоксид азота (IV) и диоксид углерода и третья — оксид азота (I)]. Затем первая зона при комнатной температуре разделяется на второй колонке на компоненты, включая все постоянные газы и оксид азота (П), а вторая и третья зоны поступают в реактор, заполненный медью, в котором при 900 °С происходит восстановление оксидов азота до азота. Затем в колонке с углем СКТ, последовательно соединенной с реактором, происходит разделение диоксида углерода и азота, образовавшегося из диоксида азота (IV), т. е. второй общий пик разделяется на отдельные компоненты. [c.236]

    При использовании данных непрерывного процесса для идентификации модели наряду с задачей определения неизвестных констант может решаться и задача сжатия , упрощения модели. При этом наиболее интересен прием экви-валентнрования, т. е. замены реальной модели ее упрощенным с точностью до известных экспериментальных данных эквивалентом. Эту задачу можно решать различными способами, однако наиболее удачным является замена рассматриваемого реактора реакторами идеального смешения, соединенными последовательнопараллельно [1, 3, 4]. При этом существенно облегчается анализ как стационарных, так и нестационарных режимов, поскольку обеспечивается возможность вычисления по рекуррентным формулам. Именно поэтому в данной работе рассмотрены модели преимущественно такого типа. Можно полагать, что модель идеального смешения — это тот основной модуль, с помощью которого (задавая граф последовательно-параллельного соединения) можно представить любую реакторную систему. Отметим, что благодаря однородности такой эквивалентной схемы можно решать вопросы оптимизации ее структуры, тогда как в других случаях эта задача практически неразрешима .  [c.81]

    Технологическая схема реакторного-отделения в зна чительной степени определяется применяемой конструкцией реактора. Для каждого из реакторов имеются особенности в подаче сырья, рециркулирующего изобутана, хладагентов и кислоты. Сырье и рециркулирующий изобутан могут подаваться в реакторы параллельно или последовательно. Хладагенты отнимают тепло от реакционной смеси снаружи реактора или непосредственно в реакционной зоне. [c.114]

    Пример VI-4. Установка, показанная на рпс. YI-7, состоит из трех реакторов и, (еальиого вытеснения, соедииепиых в виде схемы с двумя параллельными потоками. Поток D проходит через последовательно соединенные реакторы объемами 5 и 3. и , потрк Е — через один реактор объемом 4 Какую долю от общей нагрузки установки должен составлять поток D —  [c.144]

    Технологическая схема процесса сернокислотного алкилирования в каскадном реакторе приведена на рис. 4.6. Свежая и циркулирующая кислота, а также потоки, содержащие изобутан, проходят последовательно через все секции реактора (обычно 6—8 секций). Свежий изобутаи после очистки в системе 1 вводят в деизобутанизатор 2 и затем по линиям II и И направляют в каскадный реактор 3. Олефиновое сырье после очистки в системе 4 по линиям V—VII подают параллельными потоками в каждую секцию реактора 3. Давление в реакторе снижается от 0,15—0,20 МПа в первой секции реактора до 0,04—0,08 МПа в последней. После разделения в отстойных зовах реактора углеводородную часть продуктов алкилирования VIII нейтрализуют и затем, промыв, вводят по линии IX в деизобутани- [c.120]

    Описанная принципиальная схема в сущности положена в основу всех современных процессов гидрокрекинга над стационарными катализаторами, Различие заключается лищь в применении реакторов со значительно большими диаметрами, работающих при более низких давлениях и включаемых, как правило, не последовательно, а параллельно (для снижения перепадов давления в реакторных блоках). Кроме того, во всех [c.266]


Последовательные логические схемы

и триггер SR

В отличие от схем комбинационной логики, которые изменяют состояние в зависимости от фактических сигналов, подаваемых на их входы в это время, схемы последовательной логики имеют некоторую форму встроенной «памяти».

Это означает, что последовательные логические схемы могут учитывать свои предыдущие входные состояния, а также фактически присутствующие; в последовательных схемах присутствует своего рода эффект «до» и «после».

Другими словами, выходное состояние «последовательной логической схемы» является функцией следующих трех состояний: «текущий вход», «прошлый вход» и / или «прошлый выход». Цепи последовательной логики запоминают эти условия и остаются в своем текущем состоянии до тех пор, пока следующий тактовый сигнал не изменит одно из состояний, давая последовательным логическим схемам «Память».

Последовательные логические схемы обычно называются двумя состояниями, или бистабильными устройствами, выходы или выходы которых могут быть установлены в одно из двух основных состояний, логический уровень «1» или логический уровень «0» и будут оставаться в «фиксированном» ( отсюда и название — защелка) в этом текущем состоянии или состоянии до тех пор, пока не будет применен какой-либо другой входной импульс или сигнал запуска, который заставит бистабильное устройство снова изменить свое состояние.

Последовательное логическое представление

Слово «Последовательный» означает, что события происходят в «последовательности», одно за другим, а в схемах Sequential Logic фактический тактовый сигнал определяет, когда что-то произойдет дальше. Простые последовательные логические схемы могут быть построены из стандартных бистабильных схем , таких как: триггеров , защелок и счетчиков , и которые сами могут быть созданы путем простого соединения вместе универсальных вентилей И-НЕ и / или вентилей ИЛИ-НЕ в конкретном случае. комбинационный способ получения требуемой последовательной схемы.

Классификация последовательной логики

Стандартные логические вентили являются строительными блоками комбинационных схем, бистабильные защелки и триггеры являются основными строительными блоками последовательных логических схем. Последовательные логические схемы могут быть созданы для создания либо простых триггеров, запускаемых фронтом, либо более сложных последовательных схем, таких как регистры памяти, регистры сдвига, устройства памяти или счетчики. В любом случае схемы последовательной логики можно разделить на следующие три основные категории:

  • 1.Управляемый событиями — асинхронные схемы, которые сразу меняют состояние при включении.
  • 2. Clock Driven — синхронные схемы, которые синхронизируются по определенному тактовому сигналу.
  • 3. Pulse Driven — комбинация этих двух элементов, реагирующая на запускающие импульсы.

Наряду с двумя упомянутыми выше логическими состояниями логический уровень «1» и логический уровень «0» вводится третий элемент, который отделяет последовательных логических схем от их аналогов комбинационной логики , а именно ВРЕМЯ .Последовательные логические схемы возвращаются в исходное установившееся состояние после сброса, а последовательные схемы с контурами или путями обратной связи называются «циклическими» по своей природе.

Теперь мы знаем, что в последовательных схемах изменения происходят только при применении тактового сигнала, делающего его синхронным, в противном случае схема является асинхронной и зависит от внешнего входа. Чтобы сохранить свое текущее состояние, последовательные схемы полагаются на обратную связь, и это происходит, когда часть выходного сигнала возвращается на вход, и это демонстрируется как:

Цепь последовательной обратной связи

Два инвертора или логических элемента НЕ подключены последовательно, а выход на Q подается обратно на вход.К сожалению, эта конфигурация никогда не меняет состояние, потому что выход всегда будет одним и тем же, либо «1», либо «0», он установлен постоянно. Однако мы можем увидеть, как работает обратная связь, исследуя самые основные компоненты последовательной логики, называемые SR-триггером.

SR Триггер

Триггер SR , также известный как SR Latch , можно рассматривать как одну из наиболее простых возможных схем последовательной логики. Этот простой триггер представляет собой однобитное бистабильное устройство с памятью, которое имеет два входа, один из которых будет «УСТАНОВИТЬ» устройство (что означает, что выход = «1»), и помечен как S , а второй — «СБРОСИТЬ». устройство (то есть выход = «0»), помеченное R .

Тогда описание SR означает «Set-Reset». Вход сброса сбрасывает триггер обратно в исходное состояние с выходом Q, который будет либо на логическом уровне «1», либо на логическом «0» в зависимости от этого условия установки / сброса.

Базовая схема триггера SR логического элемента И-НЕ обеспечивает обратную связь от обоих своих выходов к противоположным входам и обычно используется в схемах памяти для хранения одного бита данных. Тогда триггер SR фактически имеет три входа: Set, Reset и его текущий выход Q, относящийся к его текущему состоянию или истории.Термин «триггер» относится к фактической работе устройства, поскольку его можно «переключить» в одно логическое состояние Set или «переключить» обратно в противоположное логическое состояние сброса.

Триггер NAND Gate SR

Самый простой способ сделать любой базовый однобитовый SR-триггер установки-сброса — это соединить вместе пару перекрестно связанных вентилей И-НЕ с 2 входами, как показано на рисунке, чтобы сформировать бистабильный набор-сброс, также известный как активный НИЗКИЙ SR NAND. Защелка затвора, так что имеется обратная связь от каждого выхода к одному из других входов затвора И-НЕ.Это устройство состоит из двух входов, один из которых называется Set , S, а другой — Reset , R с двумя соответствующими выходами Q и его обратным или дополнительным Q (не-Q), как показано ниже.

Триггер Basic SR

Состояние набора

Рассмотрим схему, показанную выше. Если вход R находится на логическом уровне «0» (R = 0), а вход S находится на логическом уровне «1» (S = 1), логический элемент И-НЕ Y имеет по крайней мере один из своих входов на логическом «0». следовательно, его выход Q должен иметь логический уровень «1» (принципы логического элемента И-НЕ).Выход Q также возвращается на вход «A», поэтому оба входа логического элемента И-НЕ X находятся на логическом уровне «1», и поэтому его выход Q должен быть на логическом уровне «0».

Снова принципалы ворот NAND. Если вход сброса R меняет состояние и переходит с ВЫСОКОГО уровня в логическую «1», при этом S остается ВЫСОКИМ также на логическом уровне «1», входы логического элемента И-НЕ Y теперь имеют R = «1» и B = «0». Поскольку один из его входов все еще находится на логическом уровне «0», выход Q по-прежнему остается ВЫСОКИМ на логическом уровне «1», и нет изменения состояния.Следовательно, триггерная схема называется «фиксированной» или «установленной» с Q = «1» и Q = «0».

Состояние сброса

В этом втором стабильном состоянии Q находится на логическом уровне «0» (не Q = «0»), его обратный выход в Q находится на логическом уровне «1», (Q = «1») и задается R = «1» и S = ​​«0». Поскольку вентиль X имеет один из входов на уровне логического «0», его выход Q должен быть равен логическому уровню «1» (опять же, принцип логического элемента И-НЕ). Выход Q возвращается на вход «B», поэтому оба входа логической схемы И-НЕ Y имеют логическую «1», следовательно, Q = «0».

Если установленный вход S теперь меняет состояние на логическую «1», а вход R остается на логической «1», выход Q по-прежнему остается НИЗКИМ на логическом уровне «0», и изменения состояния не происходит. Следовательно, состояние «сброса» триггерных схем также было зафиксировано, и мы можем определить это действие «установка / сброс» в следующей таблице истинности.

Таблица истинности для этой функции установки-сброса

Государство S R Q Q Описание
Набор 1 0 0 1 Набор Q »1
1 1 0 1 без изменений
Сброс 0 1 1 0 Сброс Q »0
1 1 1 0 без изменений
Неверно 0 0 1 1 Неверное состояние

Можно видеть, что когда оба входа S = «1» и R = «1», выходы Q и Q могут быть на логическом уровне «1» или «0», в зависимости от состояния входов S или R ДО того, как существовало это условие ввода.Следовательно, условие S = R = «1» не изменяет состояние выходов Q и Q.

Однако состояние входа S = «0» и R = «0» является нежелательным или недопустимым условием, и его следует избегать. Условие S = R = «0» заставляет оба выхода Q и Q быть ВЫСОКИМИ вместе на логическом уровне «1», когда мы обычно хотим, чтобы Q было обратным Q. В результате триггер теряет контроль над Q и Q, и если два входа теперь снова переключаются «ВЫСОКИЙ» после этого условия на логическую «1», триггер становится нестабильным и переключается в состояние неизвестных данных на основе дисбаланса, как показано на следующей диаграмме переключения.

Схема включения триггера S-R

Этот дисбаланс может привести к тому, что один из выходов будет переключаться быстрее, чем другой, что приведет к переключению триггера в одно или другое состояние, которое может быть не требуемым, и данные будут повреждены. Это нестабильное состояние обычно известно как его метастабильное состояние .

Затем можно установить простой триггер SR логического элемента И-НЕ или защелку логического элемента И-НЕ SR, применив условие логического «0», (LOW) к его входу Set и снова сбросив, затем применив логический «0» к его входу сброса. .Говорят, что триггер SR находится в «недействительном» состоянии (метастабильный), если одновременно активируются входы установки и сброса.

Как мы видели выше, базовый триггер SR логического элемента И-НЕ требует ввода логического «0» для переключения или изменения состояния с Q на Q и наоборот. Однако мы можем изменить эту базовую схему триггера на схему, которая изменяет состояние, применяя положительные входные сигналы с добавлением двух дополнительных вентилей NAND, подключенных в качестве инверторов к входам S и R, как показано.

Положительный вентиль NAND SR Триггер

Помимо использования логических элементов И-НЕ, можно также построить простые однобитовые триггеры SR с использованием двух вентилей ИЛИ-НЕ с перекрестной связью, соединенных в одной конфигурации. Схема будет работать аналогично схеме логического элемента И-НЕ, описанной выше, за исключением того, что входы активны на ВЫСОКОМ уровне, а недопустимое состояние существует, когда оба ее входа находятся на логическом уровне «1», и это показано ниже.

Триггер NOR Gate SR

Переключатель защиты от дребезга

Триггеры с синхронизацией по фронту требуют хорошего четкого перехода сигнала, и одно из практических применений схемы установки-сброса этого типа — в качестве защелки, которая помогает устранить «дребезг» механического переключателя.Как следует из названия, дребезг переключателя происходит, когда контакты любого механически управляемого переключателя, кнопки или клавиатуры работают, а внутренние контакты переключателя не замыкаются полностью, а сначала отскакивают друг от друга перед замыканием (или размыканием) при нажатии переключателя. .

Это вызывает серию отдельных импульсов, которые могут длиться до десятков миллисекунд, которые электронная система или схема, такая как цифровой счетчик, может воспринимать как серию логических импульсов вместо одного длинного одиночного импульса и вести себя некорректно.Например, в течение этого периода скачков выходное напряжение может сильно колебаться и может регистрировать несколько входных отсчетов вместо одного единственного отсчета. Затем можно использовать триггеры SR-триггера или схемы с бистабильной защелкой для устранения такого рода проблем, что показано ниже.

SR Цепь устранения дребезга триггерного переключателя

В зависимости от текущего состояния выхода, если кнопки установки или сброса нажаты, выход будет переключаться, как описано выше, и любые дополнительные нежелательные входы (отскоки) от механического действия переключателя не будут влиять на выход. в Q.

Когда нажимается другая кнопка, самый первый контакт вызывает изменение состояния защелки, но любые дополнительные отскоки механического переключателя также не будут иметь никакого эффекта. Затем триггер SR может быть автоматически СБРОСЕН через короткий промежуток времени, например 0,5 секунды, чтобы зарегистрировать любые дополнительные и преднамеренные повторные входы от тех же контактов переключателя, такие как множественные входы от клавиши «RETURN» на клавиатуре.

Обычно доступными микросхемами, специально созданными для решения проблемы дребезга переключателя, являются MAX6816 с одним входом, MAX6817 с двумя входами и восьмеричные входные микросхемы защиты от дребезга MAX6818.Эти микросхемы содержат необходимые триггерные схемы для обеспечения чистого взаимодействия механических переключателей с цифровыми системами.

Бистабильные защелки

Set-Reset могут также использоваться в качестве генераторов моностабильных (одноразовых) импульсов для генерации одиночного выходного импульса, высокого или низкого уровня, определенной длительности или периода времени для синхронизации или управления. 74LS279 — это микросхема с бистабильной защелкой Quad SR, которая содержит четыре отдельных бистабильных типа NAND в одной микросхеме, что позволяет легко создавать схемы с устранением дребезга переключателя или моностабильные / нестабильные схемы синхронизации.

Quad SR Бистабильная защелка 74LS279

Стробируемый или синхронизированный SR-триггер

Иногда желательно в схемах последовательной логики иметь бистабильный триггер SR, который изменяет состояние только при выполнении определенных условий, независимо от состояния входов Set или Reset. Последовательно соединив логический элемент И с 2 входами с каждой входной клеммой SR-триггера, можно создать стробируемый SR-триггер. Этот дополнительный условный ввод называется вводом «Разрешить» и имеет префикс «EN».Добавление этого входа означает, что выход на Q изменяет состояние только тогда, когда он является ВЫСОКИМ, и поэтому может использоваться в качестве входа тактового сигнала (CLK), делая его чувствительным к уровню, как показано ниже.

Триггер SR с воротами

Когда вход разрешения «EN» находится на логическом уровне «0», выходы двух вентилей И также находятся на логическом уровне «0» (принципы логического элемента И) независимо от состояния двух входов S и R, с фиксацией два выхода Q и Q в их последнее известное состояние. Когда разрешающий вход «EN» переходит на логический уровень «1», схема реагирует как обычный бистабильный триггер SR, при этом два логических элемента И становятся прозрачными для сигналов Set и Reset.

Этот дополнительный вход разрешения также может быть подключен к тактовому синхросигналу (CLK), добавляя тактовую синхронизацию к триггеру, создавая то, что иногда называют «Clocked SR Flip-flop». Таким образом, стробируемый бистабильный SR-триггер работает как стандартный бистабильный триггер, но выходы активируются только тогда, когда на его вход EN подается логическая «1» и деактивируются логическим «0».

В следующем руководстве по последовательным логическим схемам мы рассмотрим другой тип простых триггеров, запускаемых по фронту, который очень похож на триггер RS и называется JK Flip-flop , названный в честь его изобретателя. , Джек Килби.Триггер JK является наиболее широко используемым из всех дизайнов триггеров, поскольку считается универсальным устройством.

Введение в последовательные схемы — GeeksforGeeks

A Последовательная схема — это комбинационная логическая схема, которая состоит из входной переменной (X), логических вентилей (вычислительная схема) и выходной переменной (Z).

Вниманию читателя! Не прекращайте учиться сейчас. Практикуйте экзамен GATE задолго до самого экзамена с помощью предметных и общих викторин, доступных в курсе GATE Test Series .

Изучите все концепции GATE CS с бесплатными живыми классами на нашем канале YouTube.

Комбинационная схема выдает выходной сигнал только на основе входной переменной, а последовательная схема создает выходной сигнал на основе текущего входного сигнала и предыдущих входных переменных .Это означает, что последовательные схемы включают в себя элементы памяти, способные хранить двоичную информацию. Эта двоичная информация определяет состояние последовательной цепи в то время. Защелка, способная хранить один бит информации.


Как показано на рисунке, существует два типа входов для комбинационной логики:

  1. Внешние входы, которые не контролируются схемой.
  2. Внутренние входы, которые являются функцией предыдущих состояний выхода.

Вторичные входы — это переменные состояния, создаваемые элементами хранения, тогда как вторичные выходы — возбуждения для элементов хранения.

Типы последовательных схем — Существует два типа последовательных схем:

  • Асинхронная последовательная схема — Эти схемы не используют тактовый сигнал , но используют импульсы входов. Эти схемы на быстрее на , чем синхронные последовательные схемы, потому что есть тактовый импульс и они меняют свое состояние немедленно при изменении входного сигнала.Мы используем асинхронные последовательные схемы, когда важна скорость работы и независимых внутренних тактовых импульсов.

Но эти схемы более сложны в разработке , и их выходная мощность неопределенная .

  • Синхронная последовательная цепь — Эти схемы используют тактовый сигнал и входы уровня (или импульсные) (с ограничениями на ширину импульса и распространение цепи).Выходной импульс такой же длительности, как и тактовый импульс для тактируемых последовательных схем. Поскольку они ждут прибытия следующего тактового импульса для выполнения следующей операции, эти схемы на бит медленнее по сравнению с асинхронными. Выход уровня изменяет состояние в начале входного импульса и остается в нем до следующего входного или тактового импульса.

Мы используем синхронную последовательную схему в синхронных счетчиках, триггерах и при разработке машин управления состоянием MOORE-MEALY.

Мы используем последовательные схемы для разработки счетчиков, регистров, RAM, MOORE / MEALY Machine и других машин с сохранением состояния.

GATE CS Corner Questions
Выполнение следующих вопросов поможет вам проверить свои знания. Все вопросы задавались в GATE в предыдущие годы или в пробных тестах GATE. Настоятельно рекомендуется попрактиковаться в них.

  1. GATE CS 2010, вопрос 65
  2. GATE CS 1999, вопрос 33
  3. GATE CS 2014 (набор 3), вопрос 65

Ссылки —
Последовательные схемы
Последовательная логика — Википедия

пользователя Mithlesh Upadhyay.Если вам нравится GeeksforGeeks и вы хотели бы внести свой вклад, вы также можете написать статью, используя write.geeksforgeeks.org, или отправить свою статью по адресу [email protected] Посмотрите, как ваша статья появляется на главной странице GeeksforGeeks, и помогите другим гикам.

Пожалуйста, напишите комментарий, если вы обнаружите что-то неправильное, или если вы хотите поделиться дополнительной информацией по теме, обсуждаемой выше.

Последовательные цепи — Javatpoint

В наших предыдущих разделах мы узнали о комбинационных схемах и их работе.Комбинационные схемы имеют набор выходов, который зависит только от существующей комбинации входов. Ниже представлена ​​блок-схема синхронной логической схемы.

Последовательная схема — это особый тип схемы, которая имеет ряд входов и выходов. Выходы последовательных схем зависят как от комбинации текущих входов, так и от предыдущих выходов. Предыдущий вывод рассматривается как текущее состояние. Итак, последовательная схема содержит комбинационную схему и элементы ее памяти.Последовательная схема не всегда должна содержать комбинационную схему. Итак, последовательная схема может содержать только элемент памяти.

Различия между комбинационными схемами и последовательными схемами приведены ниже:

Комбинационные схемы Последовательные схемы
1) Выходы комбинационной схемы зависят только от имеющихся входов. Выходы последовательных цепей зависят как от текущих входов, так и от текущего состояния (предыдущий выход).
2) Путь обратной связи отсутствует в комбинационной схеме. Путь обратной связи присутствует в последовательных цепях.
3) В комбинационных схемах элементы памяти не требуются. В последовательной схеме элементы памяти играют важную роль и требуют.
4) Тактовый сигнал не требуется для комбинационных схем. Тактовый сигнал необходим для последовательных цепей.
5) Комбинационная схема проста в конструкции. Спроектировать последовательную схему непросто.

Типы последовательных цепей

Асинхронные последовательные цепи

Тактовые сигналы не используются последовательными асинхронными цепями . Асинхронная схема управляется импульсами. Таким образом, изменения на входе могут изменить состояние схемы. Асинхронные схемы не используют тактовые импульсы.Внутреннее состояние изменяется при изменении входной переменной. Не синхронизированные триггеры или триггеры с задержкой по времени являются элементами памяти асинхронных последовательных схем. Асинхронная последовательная схема аналогична комбинационным схемам с обратной связью.

Синхронные последовательные цепи

В синхронных последовательных схемах синхронизация состояния элемента памяти осуществляется тактовым сигналом. Выходные данные хранятся либо в триггерах, либо в защелках (запоминающих устройствах).Синхронизация выходов выполняется либо только с отрицательными фронтами тактового сигнала, либо только с положительными фронтами.

Тактовый сигнал и запуск

Тактовый сигнал

Тактовый сигнал — это периодический сигнал, в котором время включения и время выключения не обязательно должны совпадать. Когда время включения и время выключения синхросигнала одинаковы, для представления синхросигнала используется прямоугольная волна. Ниже приведена диаграмма, которая представляет тактовый сигнал:

Тактовый сигнал считается прямоугольной волной.Иногда сигнал остается на логическом уровне, будь то высокий 5 В или низкий 0 В, равное количество времени. Он повторяется с определенным периодом времени, который будет равен удвоенному значению «времени включения» или «времени выключения».

Типы срабатывания

Это два типа запуска в последовательных цепях:

Срабатывание по уровню

Высокий логический уровень и низкий логический уровень — это два уровня тактового сигнала. При запуске по уровню, когда тактовый импульс находится на определенном уровне, цепь активируется только тогда.Существуют следующие типы срабатывания уровня:

Срабатывание положительного уровня

При срабатывании положительного уровня возникает сигнал с высоким логическим уровнем. Таким образом, при таком запуске схема работает с таким типом тактового сигнала. Ниже представлена ​​диаграмма срабатывания положительного уровня:

Срабатывание по отрицательному уровню

При срабатывании отрицательного уровня возникает сигнал с низким логическим уровнем. Таким образом, при таком запуске схема работает с таким типом тактового сигнала.Ниже представлена ​​диаграмма срабатывания отрицательного уровня:

Запуск по фронту

В тактовом сигнале запуска по фронту происходят два типа переходов, т. Е. Переход от низкого логического уровня к высокому логическому или от высокого логического уровня к низкому логическому уровню.

На основе переходов тактового сигнала различают следующие типы запуска по фронту:

Срабатывание по положительному фронту

Переход от низкого логического уровня к высокому логическому уровню происходит в тактовом сигнале срабатывания по положительному фронту.Таким образом, при срабатывании по положительному фронту схема работает с таким типом тактового сигнала. Схема срабатывания положительного фронта приведена ниже.

Срабатывание по отрицательному фронту

Переход от высокого логического уровня к низкому логическому уровню происходит в тактовом сигнале запуска по отрицательному фронту. Таким образом, при срабатывании отрицательного фронта схема работает с таким типом тактового сигнала. Схема срабатывания отрицательного фронта приведена ниже.


ECE 394 Лаборатория 3: Последовательные схемы

В последнем эксперименте введенные логические схемы были комбинационными.Эти схемы не имеют ячеек памяти, и их выход зависит только от текущего значения входа. Ячейки памяти очень важны в цифровых системах. Их использование в цифровых схемах обеспечивает временное хранение выходных сигналов, создаваемых схемой комбинационной логики, для использования в более позднее время в работе цифровой системы.

Логические схемы, содержащие ячейки памяти, называются последовательными логическими схемами ; их выход зависит не только от текущей стоимости входа, но и от предыдущих значений.Для работы цепей с последовательной логикой часто требуется синхронизирующий генератор (часы).

Защелка (триггер) — это базовый бистабильный элемент памяти, широко используемый в схемах последовательной логики. Обычно есть два выхода: Q и его дополнительное значение. Их называют переменными состояния. Переменные состояния, которые изменяются только между логической 1 и логическим 0, называются двоичными переменными состояния. Есть разные типы защелок. Некоторые из наиболее широко используемых защелок перечислены ниже.

S-R FIip-Flop:

Защелка SR состоит из двух вентилей ИЛИ-НЕ с перекрестной связью и, возможно, двух инверторов, как показано на рис. 1. Триггер SR также может быть спроектирован с использованием перекрестно связанных вентилей И-НЕ, как показано на рисунке 2. В таблице 1 показаны таблицы истинности для обоих случаев. Обратите внимание, что отрицательный логический сигнал, такой как R, считается утвержденным (логический 1) при низком уровне.

Рис. 1. Защелка S-R с воротами NOR.Рис. 2. Защелка S-R с логическими элементами NAND.
Таблица 1. Таблица истинности для защелки S-R
S-R Защелка NOR ворота S-R Защелка NAND gate
R S Q Q R S Q Q
л л NC NC л L H H
л H H L л H L H
H L л H H л H л
H H л л H H NC NC
NC- без изменений

Тактированный (включен) Триггер S-R:

Как показано на рис.3, синхронизированный триггер S-R имеет дополнительный вход синхронизации, так что входы S и R активны только при высоком уровне синхронизации. Когда часы идут на низкий уровень, состояние триггера фиксируется и не может измениться, пока часы снова не перейдут на высокий уровень. Поэтому синхронизированный S-R-триггер также называется «активированным» S-R-триггером.

Рис. 3. Триггер S-R с тактовой частотой.

D Триггер:

D-защелка объединяет входы S и R защелки S-R в один вход путем добавления инвертора, как показано на рис.4. Когда часы высокие, выход следует за входом D, а когда часы идут на низкий уровень, состояние фиксируется.

Рис. 4. D-триггер.

D Триггер по фронту:

D-триггер, запускаемый по фронту, объединяет две D-защелки, как показано на рис. 5. Входная защелка называется ведущей и следует за входом при низком тактовом сигнале. Когда часы идут на высокий уровень, ведущее устройство фиксируется, и его выход передается на вторую защелку, называемую ведомым устройством.Выход ведомого устройства видит пользователь. Следовательно, запускаемый по фронту D-триггер определяет входные данные, присутствующие на переднем фронте тактового сигнала, и выдает соответствующий выходной сигнал. Выход может измениться только на переднем фронте тактового сигнала. Маленький треугольник на клемме «CLK» на символе обозначает срабатывание по фронту.

Рис. 5. D Триггер, срабатывающий по фронту.

Триггер J-K ведущий / ведомый:

Как показано на рис.6, триггер J-K ведущий / ведомый аналогичен запускаемому фронтом D-триггеру, за исключением того, что для ведущего устройства предусмотрены входы J и K. Хотя выходной сигнал может изменяться только при нарастающем фронте тактового сигнала, триггер J-K ведущий / ведомый не запускается действительно по фронту, потому что выход не всегда отражает входы, присутствующие на фронте запуска. Таблица 2 показывает таблицу истинности для триггера J-K ведущий / ведомый.

Рис. 6. Триггер J-K ведущий / ведомый.
Таблица 2.Таблица истинности для триггера J-K
Дж К Q Операция
л л кв Без изменений
л H л Сброс
H л H Набор
H H кв Переключить

J-K Триггер по фронту:

Рис.7 показан один из способов реализации триггера с истинным запуском по фронту JK, который дает выходной сигнал, зависящий только от входных данных, присутствующих на переднем фронте тактового сигнала. В отличие от схем с комбинационной логикой, схемы с последовательной логикой представляют некоторые особые проблемы.

Рис. 7. Триггер, срабатывающий по фронту JK.

Состояние гонки:

Состояние гонки может возникать, когда два значения должны изменяться одновременно, но одно может быть быстрее другого.Рассмотрим простой 2-битный счетчик, который проходит последовательность 00, 01, 10, 11, 00,… Когда значение равно 01, мы хотим, чтобы счетчик изменился на 10 следующим. Самый старший бит изменится с 0 на 1, а младший бит изменится с 1 на 0. Но что произойдет, если самый старший бит изменится быстрее, чем младший бит? В этом случае последовательность будет идти от 00 до 01, а затем до 00. Если разница во времени достаточно велика, счетчик может просто бесконечно зацикливаться между 00 и 01, никогда не достигая 10 и 11.

Если оба входа триггера S-R на рис. 1 одновременно изменить с логической 1 на логический 0, его выходы будут непредсказуемыми, и мы называем это состоянием гонки. При проектировании логической схемы этого условия следует избегать, следя за тем, чтобы единицы не применялись к обоим входам одновременно.

Время настройки:

Время настройки триггеров определяется как временной интервал, в течение которого сигнал должен подаваться и поддерживаться на определенной входной клемме до того, как на входе часов произойдет активный переход.Например, время установки для D-триггера определяется как время, необходимое для того, чтобы данные присутствовали (выше или ниже порогового значения) на входе до того, как произойдет тактовый переход (фронт).

3.1 Вьетнамки

Постройте триггер S-R, используя вентили NOR. Сравните его таблицу истинности с таблицей 1. Теперь измените триггер S-R в соответствии с рис. 8. Подключите переключатель данных SW1 к генератору импульсов. Наблюдайте за выходом, особенно когда вход изменяется с 1 на 0.Теперь снова измените схему в соответствии с рис. 9 и повторите процесс. Что случилось с выходом на этот раз? Этот тест на самом деле настроен для демонстрации состояния гонки. Можете ли вы объяснить, в каком состоянии находится эта трасса?

Рис. 8. Триггер S-R Рис. 9. Триггер S-R

Подключите D-триггер 7474, запускаемый по фронту, как показано на рис.10. Установите переключатель данных SW1 на логический 0, а затем на логическую 1. Обратите внимание, что передача данных на выход происходит только по положительному фронту тактового сигнала.

Теперь модифицируйте приведенную выше схему, подключив вывод CLK к SW1 вместо синхросигнала. Теперь D и CLK подключены к одному коммутатору. Несколько раз переключите переключатель с логической 1 на логический 0 и наблюдайте за выходом. Вы можете объяснить, что произошло?

Подсказка: данные поступают на входы D и CLK одновременно, поэтому требование Tsetup не было выполнено.Типичное значение Tsetup для 7474 составляет 20 нс до положительного перехода тактовой частоты.

Теперь измените схему в соответствии с рис. 11, включив четыре инвертора 7404 в CLK. Повторите описанный выше процесс. Вы можете объяснить, почему сейчас все по-другому?

Рис. 10 Рис. 11

3.2. Детектор последовательности

Применение последовательной логической схемы для реализации конечного автомата.Мы спроектируем детектор последовательности с одним входом и одним выходом, который выдает выход 1 каждый раз, когда обнаруживается последовательность 0101, и выход 0 во все остальные моменты времени (см. Рис. 12). Разработайте и сконструируйте детектор последовательности, используя D-триггеры.

Рис. 12. Детектор последовательности.

Основы работы с последовательными цепями

В этом руководстве мы узнаем о последовательных схемах, что такое последовательная логика, чем последовательные схемы отличаются от комбинационных схем, различные типы последовательных схем, некоторые важные основы работы с последовательными схемами и многое другое.

Комбинированная логика и последовательная логика являются строительными блоками проектирования цифровых систем. Комбинационные схемы включают в себя мультиплексоры, демультиплексоры, кодеры, декодеры и т. Д., Тогда как последовательные схемы — это защелки, триггеры, счетчики, регистры и т. Д.

Чтобы больше узнать об основах последовательной логики и всех ее элементов, таких как часы, запуск, синхронные, асинхронные схемы и т. Д., Продолжайте читать следующее руководство.

Введение

Последовательные логические схемы — это схемы, выход которых зависит не только от текущего значения входа, но и от предыдущих значений входного сигнала (истории значений), что в отличие от комбинационных схем, где выход зависит только от текущих значений входного сигнала. ввод в любой момент времени.Последовательную схему можно рассматривать как комбинационную схему со схемой обратной связи. Последовательная схема использует элемент памяти, такой как триггеры, в качестве схемы обратной связи для сохранения прошлых значений. Блок-схема последовательной логики показана ниже.

Последовательные логические схемы используются для создания конечных автоматов, которые являются основным строительным блоком во всех цифровых схемах, а также в схемах памяти. По сути, все схемы в практических цифровых устройствах представляют собой смесь комбинационных и последовательных логических схем.

Пример:

Как правило, мы сталкиваемся с множеством счетчиков в нашей повседневной жизни для подсчета количества объектов. Например, для подсчета количества зрителей, входящих или выходящих из зала, или для подсчета количества транспортных средств на стоянке. В этом случае, когда любой человек входит в зал счетчик увеличивает свое значение в зависимости от его текущего значения. Точно так же он уменьшает свою стоимость в зависимости от своей предыдущей и текущей стоимости. Таким образом, Counter сохраняет текущее состояние счетчика для выполнения следующей операции.

Аналогичен последовательным цепям, которые изменяют свое состояние в соответствии с предыдущими и текущими сигналами.

Вернуться к началу

Комбинационные схемы и последовательные схемы

Комбинированные схемы Последовательные схемы
Выход зависит только от текущей стоимости входов. Выход зависит как от текущего, так и от предыдущего значения состояния входов
У этих схем не будет памяти, так как их выходы изменяются с изменением входного значения. Последовательные схемы имеют своего рода память, поскольку их выход изменяется в соответствии с предыдущими и текущими значениями.
Нет отзывов. В последовательной схеме выходы подключены к ней как канал обратной связи.
Используется в основных логических операциях. Используется при проектировании запоминающих устройств.
Реализовано в: Схема полусумматора, схема полного сумматора, мультиплексоры, демультиплексоры, декодеры и кодеры. Реализовано в: ОЗУ, регистрах, счетчиках и других машинах сохранения состояния.

Вернуться к началу

Тактовый сигнал в последовательных цепях

Тактовый сигнал играет решающую роль в последовательных цепях. Часы — это сигнал, который периодически колеблется между логическим уровнем 0 и логическим уровнем 1. Прямоугольная волна с постоянной частотой является наиболее распространенной формой тактового сигнала. Тактовый сигнал имеет «края». Это моменты, когда часы меняются с 0 на 1 (положительный фронт) или с 1 на 0 (отрицательный фронт).

Сигналы

Clock управляют выходами последовательной схемы, то есть определяют, когда и как элементы памяти изменяют свои выходы. Если последовательная схема не имеет на входе тактового сигнала, выходной сигнал схемы будет изменяться случайным образом. Так что они не могут сохранять свое состояние до прихода следующего входного сигнала. Но последовательные схемы с тактовым входом сохранят свое состояние до наступления следующего фронта тактового сигнала.

Вернуться к началу

Классификация последовательных цепей

По входному тактовому сигналу последовательные схемы подразделяются на два типа.

  • Синхронная последовательная цепь
  • Асинхронная последовательная цепь

Синхронные последовательные схемы

Определение:

В синхронной последовательной схеме выход зависит от текущего и предыдущего состояний входов в синхронизированных экземплярах. В схемах используется элемент памяти для хранения предыдущего состояния. Элементы памяти в этих схемах будут иметь часы. Все эти тактовые сигналы управляются одним и тем же тактовым сигналом.

  • При использовании тактового сигнала изменения состояния будут происходить по всем элементам памяти.
  • Эти схемы немного медленнее по сравнению с асинхронными, потому что они ждут прибытия следующего тактового импульса для выполнения следующей операции.
  • Эти схемы могут быть синхронизированными или импульсными.
  • Синхронные последовательные схемы, которые используют тактовые импульсы на своих входах, называются тактово-последовательными схемами. Они очень стабильны.
  • Последовательные схемы, которые изменяют свое состояние с помощью импульса, и они называются импульсными или несинхронизированными последовательными схемами.
Где мы используем синхронные последовательные схемы ??

• Используется при разработке машин управления состоянием MOORE-MEALY.

• Используются в синхронных счетчиках, триггерах и т. Д.

Вернуться к началу

Ограничения синхронных последовательных цепей
  • Все триггеры в синхронных последовательных схемах должны быть подключены к тактовому сигналу. Тактовые сигналы — это очень высокочастотные сигналы, а распределение тактовых импульсов потребляет и рассеивает большое количество тепла.
  • Критический путь или самый медленный путь определяет максимально возможную тактовую частоту. Следовательно, они медленнее, чем асинхронные схемы.
Асинхронные последовательные схемы

Определение

Последовательные схемы, которые не работают по тактовым сигналам, называются «асинхронными последовательными схемами».

  • Эти цепи изменят свое состояние сразу же при изменении входного сигнала.
  • Поведение схемы определяется сигналами в любой момент времени и порядком изменения входных сигналов.

  • Они не работают в импульсном режиме.
  • Они обладают лучшими характеристиками, но их сложно спроектировать из-за проблем с синхронизацией.
  • В основном мы используем асинхронные схемы, когда нам требуются операции с низким энергопотреблением.
  • Они быстрее, чем синхронные последовательные схемы, поскольку им не нужно ждать какого-либо тактового сигнала.
Где мы используем асинхронные последовательные схемы ??

Они используются, когда важна скорость работы.Поскольку они не зависят от внутреннего тактового импульса, они работают быстро. поэтому они используются в схемах быстрого реагирования.

  • Используется для связи между двумя устройствами, имеющими свои собственные независимые часы.
  • Используется, когда нам требуется улучшенная внешняя обработка ввода.
Ограничения асинхронных последовательных цепей
  • Асинхронные последовательные схемы труднее спроектировать.
  • Хотя они имеют более высокую производительность, их производительность сомнительна.

Вернуться к началу

Обратная связь в последовательных цепях

Комбинационные схемы не требуют никакой обратной связи, поскольку выходы полностью зависят от текущего значения входа. Но в случае последовательных схем выходы зависят от прошлых значений входных данных вместе с текущими значениями. Чтобы задействовать элемент памяти как триггер, в схему необходимо ввести обратную связь. Например, рассмотрим простую схему обратной связи, как показано ниже.

Если 0 является входом для инвертора в экземпляре, этот 0 будет распространяться, и на выходе будет 1.Эта 1 возвращается как вход. Эта 1 будет распространяться, и на выходе будет 0. Процесс повторяется, и результатом является непрерывное колебание выходного сигнала между 0 и 1. В этом сценарии нет стабильного состояния.

Теперь рассмотрим следующий пример подключения двух инверторов, как показано.

Здесь два инвертора подключены друг к другу, причем выход второго инвертора подается обратно на вход первого инвертора. Если 0 является входом для первого инвертора в экземпляре, он распространяется через первый инвертор, а выход равен 1.Эта 1 вводится во второй инвертор и распространяется через него. Выход второго инвертора равен 0, который возвращается на первый инвертор. Но на входе первого инвертора уже 0 и, следовательно, никаких изменений не происходит. Считается, что схема находится в стабильной цепи. Другое стабильное состояние может быть получено, когда на входе первого инвертора 1.

Вернуться к началу

Защелки и шлепки

Защелка

Защелка — это основной строительный элемент в последовательных цепях.Защелки не имеют тактового сигнала, то есть представляют собой асинхронные последовательные схемы.

• Защелки состоят из статических ворот.
• Защелка — это бистабильный мультивибратор, т.е. он имеет два стабильных состояния и может переключаться между этими состояниями.
• Защелки будут иметь обратную связь от выхода. Таким образом, они изменяют свой выход в любой момент, используя предыдущее и текущее состояния входных сигналов.
• Когда включено, на выход защелки постоянно влияет его вход i.е. выход изменяется немедленно, когда изменяется вход. При отключении состояние защелки остается постоянным, т. Е. Запоминает свое предыдущее значение. В качестве управляющего сигнала используется тактовый или разрешающий сигнал.
• Защелки постоянно проверяют все входы и, соответственно, меняют свой выход при включении.
Пример: Защелка S-R — это пример простой защелки.

Пример: Защелка S-R является примером простой защелки.

Триггер

Триггер также является строительным блоком синхронных последовательных схем.Имеет два стабильных состояния. Он может хранить один бит информации. Шлепанцы будут иметь тактовый сигнал. Их состояние меняется в зависимости от тактового импульса. Эти устройства будут иметь два состояния и путь обратной связи.

  • Flip-Flop чувствителен к краям. Они изменят свое состояние при переходе тактового сигнала с низкого на высокий или с высокого на низкий.
  • После перехода тактового сигнала с 0 на 1 или с 1 на 0, т.е. когда часы находятся на постоянном 0 или 1, состояние остается неизменным даже при изменении входа.

Пример : JK Flip-Flop.

ПРИМЕЧАНИЕ : Единственное различие между защелками и триггерами состоит в том, что защелка чувствительна к уровню управляющего сигнала (тактовый или разрешающий), в то время как триггер чувствителен к фронту управляющего сигнала (обычно тактового сигнала).

Срабатывание

Определение
Изменение выхода триггера может быть выполнено путем небольшого изменения входного сигнала. Это небольшое изменение может быть выполнено с помощью тактового импульса.Этот тактовый импульс известен как импульс запуска.

Триггер называется «запускаемым», когда на вход подается импульс запуска, который вызывает изменения на выходе. Триггеры — это базовые компоненты регистров и счетчиков, которые хранят данные в виде многобитовых чисел. Несколько триггеров соединены в последовательную цепь, и все эти триггеры требуют запускающего импульса. Количество импульсов запуска, подаваемых на вход, определяет количество в счетчике.
Существует два типа запуска: запуск по уровню и запуск по фронту

Запуск уровня

Процесс запуска, в котором изменение состояния выхода соответствует активному уровню входов, называется «запуском по уровню».

Срабатывание уровня бывает двух типов, это

1. Запуск высокого уровня.

2. Запуск по низкому уровню.

Запуск высокого уровня

При высокоуровневом запуске выходной сигнал триггера изменяется только тогда, когда его разрешающий вход находится в высоком состоянии, т.е. логическом высоком уровне или логической 1. Символьное представление триггера высокого уровня показано ниже.

Запуск по низкому уровню

При запуске по низкому уровню выход триггера изменяется только тогда, когда его вход разрешения находится в низком состоянии i.е. низкий логический уровень или логический 0. Ниже показано символическое представление срабатывания низкого уровня. Запуск по низкому уровню обычно определяется по пузырьку на входе часов.

Запуск по краю

В режиме запуска по фронту выход изменяется только тогда, когда входы присутствуют на любом из переходов тактового импульса, то есть либо от низкого уровня к высокому (от 0 до 1), либо от высокого к низкому (от 1 до 0).

Запуск по фронту бывает двух типов, это

1.Запуск по положительному фронту.

2. Срабатывание по отрицательному фронту.

Срабатывание по положительному фронту

При запуске по положительному фронту выход изменяется только тогда, когда вход находится на положительном фронте входного тактового импульса, то есть при переходе от низкого уровня к высокому (от 0 до 1).
Метод запуска по положительному фронту используется, когда триггер должен реагировать при переходе от низкого уровня к высокому. Символьное представление срабатывания по положительному фронту показано ниже.

Срабатывание по отрицательному фронту

При запуске по отрицательному фронту выход изменяется только тогда, когда вход находится на отрицательном фронте входного тактового импульса i.е. переход от высокого к низкому (от 1 до 0).

Метод запуска по отрицательному фронту используется, когда триггер должен реагировать при переходе от высокого уровня к низкому. Символьное представление срабатывания отрицательного фронта показано ниже.

Триггер по фронту лучше, чем по уровню

Лучше использовать запуск по фронту, а не по уровню. Это связано с тем, что запуск по уровню может вызвать нестабильность в схеме для конкретного случая триггера, запускаемого по уровню, когда тактовый импульс подается на вход одновременно с изменением выхода триггера.Обратная связь от выхода к входу вызывает эту нестабильность. Чтобы избежать этой нестабильности, используются триггеры с синхронизацией по фронту.

Вернуться к началу

Асинхронных последовательных цепей: определение и преимущества

Асинхронные последовательные схемы

Давайте рассмотрим асинхронные последовательные схемы , которые состоят из триггеров . Триггер — это базовый элемент памяти, который может хранить один бит информации. Асинхронные последовательные схемы изменяют свои состояния и выходные значения всякий раз, когда происходит изменение входных значений.

В асинхронных последовательных схемах входы являются уровнями и отсутствуют тактовые импульсы. Входные события управляют схемой. Другими словами, схема называется асинхронной, если она не управляется периодическим тактовым сигналом для синхронизации своих внутренних состояний.

Например, рассмотрим счетчик пульсаций, который является асинхронным. В счетчике пульсаций:

  • Первый триггер управляется внешними часами.
  • Для остальных триггеров часы для каждого триггера управляются выходом из предыдущих триггеров.

Триггеры

Чтобы быть более конкретным, триггер — это запоминающее устройство, управляемое часами. Это означает, что триггер сохраняет входное значение и отправляет сохраненное значение как выход только при наличии тактового сигнала.

Если мы соединим много триггеров вместе, они могут сохранить данные. Эти данные могут быть числовым символом в памяти компьютера или любой другой информацией.

На следующем рисунке представлен D-триггер, популярный тип триггера, и его таблица истинности:

На следующем рисунке представлена ​​временная диаграмма для предыдущего триггера:

В этом примере триггер оценивает свой вход D и изменяет свои выходы Q и Q ‘только на переднем фронте сигнала тактовой частоты (CLK).

  • Когда CLK = 0, главный фиксатор включен (открыт), и содержимое D передается в QM.
  • Когда CLK = 1, основная защелка отключена (закрыта), и ее выход передается на вторую защелку, называемую ведомой.

Вы можете заметить, что защелка ведомого устройства открыта, пока CLK = 1. Он меняет свое состояние только в начале этого интервала. Его состояние не меняется в течение оставшейся части интервала.

Следовательно, фиксаторы главного и подчиненного устройства не открываются одновременно.Триггер никогда не бывает прозрачным, то есть выходной сигнал триггера изменяется только на одном типе (положительном или отрицательном) фронта тактового сигнала.

Преимущества асинхронных последовательных схем

Асинхронные последовательные схемы не используют часы и могут изменять свое выходное состояние так быстро, насколько позволяет задержка распространения сигнала от входа. Это означает, что они могут быть быстрее, чем синхронные последовательные схемы.

Ниже приведены еще несколько преимуществ асинхронной последовательной схемы:

  • Схема представляет собой единый блок, что означает, что она не имеет внешнего управления.На практике это означает, что схема может легко адаптироваться к изменениям окружающей среды и каждый раз обеспечивать одинаковую мощность.
  • Схема надежная и быстрая.
  • Схема проще в конструкции.
  • Цепь может быть надежно защищена.
  • Цепь может завершиться досрочно, когда известно, что входы, которые еще не поступили, не имеют отношения к делу.
  • Схема потребляет меньше энергии.

Резюме урока

В этом уроке мы узнали об асинхронных счетчиках , асинхронных последовательных цепях и их преимуществах.

  • Асинхронные счетчики могут быть установлены или сброшены при возникновении внешнего события.
  • Асинхронные последовательные схемы изменяют свои состояния и выходные значения всякий раз, когда происходит изменение входных значений. В асинхронных последовательных схемах входы являются уровнями и отсутствуют тактовые импульсы.

Мы также исследовали, как триггер может синхронизироваться в асинхронных последовательных схемах.

L05: последовательная логика

L05: последовательная логика

На прошлой лекции мы узнали, как построить комбинационную логику. схемам дана функциональная спецификация, в которой рассказывается, как выходные значения были связаны с текущими значениями входы.

Но вот простое устройство, с которым мы не можем построить комбинационная логика. В устройстве есть лампа, которая служит выход и кнопка, которая служит входом. Если свет выключен и нажимаем кнопку, загорается лампочка. Если свет горит и нажимаем кнопку, свет гаснет.

Чем отличается данная схема от комбинационной схемы, которые мы уже обсуждали? Самая большая разница заключается в том, что выход устройства не является функцией * текущее * входное значение устройства.Поведение, когда нажатие кнопки зависит от того, что произошло в прошлом: нечетное пронумерованные нажатия включают свет, даже пронумерованные нажатия включают выключить свет. Устройство «запоминает», последний толчок был нечетным или четным, поэтому он будет вести себя согласно спецификации при следующем нажатии кнопки вместе. Устройства, которые что-то помнят об истории их входы, как говорят, имеют состояние.

Второе отличие более тонкое. Нажатие кнопки отмечает событие во времени: мы говорим о состоянии до толчка («Свет горит») и состояние после нажатия («Свет не горит»).Это переход кнопка от не нажатой к нажатой, что нам интересно in, а не то, нажата кнопка в данный момент или нет.

Внутреннее состояние устройства — это то, что позволяет ему производить разные выходы, даже если он получает один и тот же вход. А комбинационное устройство не может демонстрировать такое поведение, поскольку его выходы зависят только от текущих значений входа. Давайте посмотрим, как мы включим понятие устройства состояние в нашу схему.

Мы представим новую абстракцию компонента памяти. который будет хранить текущее состояние цифровой системы, которую мы хотим строить.Компонент памяти хранит один или несколько битов, которые кодировать текущее состояние системы. Эти биты доступны в виде цифровых значений на компонентах памяти выходы, показанные здесь как провод с маркировкой «Current Состояние».

Текущее состояние, наряду с текущими входными значениями, является входы в блок комбинационной логики, который производит два набора выходов. Один набор выходов — это следующее состояние устройства, кодируется с использованием того же количества битов, что и текущее состояние. В Другой набор выходов — это сигналы, которые служат выходами цифровой системы.Функциональная спецификация для комбинационная логика (возможно, таблица истинности, или, может быть, набор Булевы уравнения) определяет, как следующее состояние и система выходы связаны с текущим состоянием и текущими входами.

Компонент памяти имеет два входа: сигнал управления ЗАГРУЗИТЬ, который указывает, когда заменить текущее состояние следующим состоянием, и ввод данных, который указывает, каким должно быть следующее состояние. Наш план состоит в том, чтобы периодически запускать контроль ЗАГРУЗКИ, который будет создать последовательность значений для текущего состояния.K $ на количество возможных состояний, так как состояние устройства кодируется с использованием K бит памяти.

Итак, нам нужно выяснить, как построить память компонент, который может время от времени загружаться новыми значениями. Это тема этой главы. Нам также понадобится систематический способ разработки последовательной логики для достижения желаемая последовательность действий. Это предмет Следующая глава.

Мы представляли биты как напряжения, поэтому мы могли бы рассмотрите возможность использования конденсатора для хранения определенного напряжения.В Конденсатор — пассивное двухполюсное устройство. Терминалы соединены с параллельными проводящими пластинами, разделенными изолятором. Добавление заряда Q к одной пластине конденсатора создает разность напряжений V между двумя пластинчатыми выводами. Q и V связаны емкостью C конденсатора: Q = CV.

Когда мы добавляем заряд конденсатору, зацепляя пластинчатый вывод к более высокому напряжению, это называется «зарядка конденсатор». А когда снимаем заряд подключив пластинчатый вывод на более низкое напряжение, что называется «Разрядка конденсатора».

Итак, вот как может работать конденсаторное запоминающее устройство. Один вывод конденсатора подключен к некоторой стабильной опорной точке. Напряжение. Мы будем использовать переключатель NFET для подключения другого пластину конденсатора к проводу, называемому разрядной линией. Ворота переключателя NFET подключен к проводу, который называется словом линия.

Чтобы записать немного информации в наше запоминающее устройство, вбиваем битовую строку на желаемое напряжение (, т. е. , цифровой 0 или цифровой 1). Затем установите строку слов HIGH, включив NFET выключатель.Конденсатор будет заряжаться или разряжаться до тех пор, пока не станет имеет то же напряжение, что и разрядная линия. На этом этапе установите словарной линии LOW, выключив переключатель NFET и изолировав заряд конденсатора на внутренней пластине. В идеальном мир, заряд останется на пластине конденсатора бесконечно.

Через некоторое время, чтобы получить доступ к сохраненной информации, мы сначала зарядите битовую линию до некоторого промежуточного напряжения. Затем установите словарной линии ВЫСОКИЙ, включив переключатель NFET, который подключает заряд на битовой линии до заряда конденсатора.В разделение заряда между разрядной линией и конденсатором будет иметь некоторую небольшое влияние на заряд на битовой линии и, следовательно, ее Напряжение. Если конденсатор хранил цифровую единицу и, следовательно, был при более высоком напряжении заряд будет перетекать из конденсатора в битовая линия, повышающая напряжение битовой линии. Если конденсатор хранил цифровой 0 и был при более низком напряжении, заряд будет течь из разрядной шины в конденсатор, понижая напряжение разрядной линии. Изменение битовой линии напряжение зависит от отношения емкости разрядной линии к C, емкость накопительного конденсатора, но обычно довольно небольшой.Используется очень чувствительный усилитель, называемый смысловым усилителем. чтобы обнаружить это небольшое изменение и произвести допустимое цифровое напряжение как значение, считываемое из ячейки памяти.

Уф! Чтение и письмо требуют целой последовательности операций, наряду с тщательно разработанной аналоговой электроникой. Хорошей новостью является то, что отдельные накопительные конденсаторы довольно маленький — в современных интегральных схемах мы можем уместить миллиарды бит памяти на относительно недорогих микросхемах называется динамической памятью с произвольным доступом или сокращенно DRAM.У DRAM очень низкая стоимость одного бита хранилища.

Плохая новость в том, что сложная последовательность операций требуется для чтения и записи требует времени, поэтому время доступа относительно медленные. И мы должны осторожно беспокоиться поддержание заряда накопительного конденсатора перед лицом внешний электрический шум. Действительно плохая новость заключается в том, что NFET переключатель не идеален, и есть небольшое количество ток утечки через переключатель, даже если он официально выключен. Со временем этот ток утечки может заметное влияние на накопленный заряд, поэтому мы должны периодически обновлять память, читая и перезаписывая сохраненное значение до того, как утечка испортила сохраненное Информация.В современных технологиях это нужно делать каждый раз. 10 мс или около того.

Хм. Возможно, нам удастся обойти недостатки емкостного хранилище, разработав схему, которая использует обратную связь для обеспечения постоянное обновление сохраненной информации …

Вот схема с подключенными комбинационными инверторами. петля положительной обратной связи. Если мы установим вход одного из инверторы в цифровой 0, он будет производить цифровую 1 на своем выход. Затем второй инвертор выдаст цифровой 0 на его выход, который снова подключен к оригиналу Вход.Это стабильная система, и эти цифровые значения будут поддерживается даже в присутствии шума, пока это электрическая схема подключена к источнику питания и заземлению. И, конечно же, он также стабилен, если мы перевернем цифровые значения на двух провода. В результате получается система с двумя стабильными конфигурации, называемые бистабильным элементом хранения.

Вот характеристика передачи напряжения, показывающая, как $ V _ {\ textrm {OUT}} $ и $ V _ {\ textrm {IN}} $ двухинвертора системы связаны.Эффект от подключения системы выход на его вход показан добавленным ограничением, которое $ V _ {\ textrm {IN}} $ равно $ V _ {\ textrm {OUT}} $. Тогда мы можем графически решить для значений $ V _ {\ textrm {IN}} $ и $ V _ {\ textrm {OUT}} $, удовлетворяющие обоим ограничениям. Есть три возможных решения в месте пересечения двух кривых.

Две точки пересечения на обоих концах VTC находятся стабильна в том смысле, что небольшие изменения в $ V _ {\ textrm {IN}} $ (из-за, скажем, электрического шума), не влияют на $ V _ {\ textrm {OUT}} $.Так система вернется в стабильное состояние. состояние несмотря на небольшие возмущения.

Средняя точка пересечения — это то, что мы называем метастабильной. Теоретически система могла «балансировать» на этом определенное напряжение $ V _ {\ textrm {IN}} / V _ {\ textrm {OUT}} $ навсегда, но малейшее возмущение приведет к быстрому снижению напряжений. переход к одному из устойчивых решений. Поскольку мы планируя использовать этот бистабильный запоминающий элемент в качестве нашей памяти компонент, нам нужно выяснить, как избежать система в это метастабильное состояние.Подробнее об этом в следующем глава.

Теперь давайте разберемся, как загрузить новые значения в нашу бистабильный накопительный элемент.

Мы можем использовать мультиплексор 2 к 1 для создания настраиваемого хранилища элемент. Напомним, что мультиплексор выбирает в качестве выходного значения значение одного из двух входов данных. Выход MUX служит выходом состояния компонента памяти. Внутри к компоненту памяти мы также подключим вывод мультиплексор на вход данных D0. Ввод данных D1 мультиплексора {} станет вводом данных компонента памяти.И строка выбора MUX станет компонентом памяти сигнал нагрузки, здесь называемый затвором.

Когда вход затвора LOW, выход MUX {} зацикливается обратно через MUX через вход данных D0, формируя бистабильная петля положительной обратной связи, обсуждаемая в последнем разделе. Обратите внимание, что у нашей схемы теперь есть цикл, поэтому она больше не квалифицируется как комбинационная схема.

Когда вход затвора HIGH, выход MUX {} определяется значением входа D1, i.е. , данные ввод компонента памяти.

Для загрузки новых данных в компонент памяти мы устанавливаем вентиль вход HIGH достаточно долго, чтобы выход Q стал действительным и стабильный. Глядя на таблицу истинности, мы видим, что когда G равно 1, выход Q следует за входом D. Пока вход G ВЫСОКИЙ, любые изменения на входе D будут отражены как изменения в Q выход, время определяется tPD мультиплексора.

Затем мы можем установить вход затвора LOW, чтобы переключить память компонент в режим памяти, где стабильное значение Q равно поддерживается бесконечно с помощью контура положительной обратной связи, как показано в первых двух строках таблицы истинности.

Наше запоминающее устройство называется D-защелкой или просто защелкой для Короче говоря, здесь показан схематический символ.

Когда затвор защелки ВЫСОКИЙ, защелка открыта и информация течет от входа D к выходу Q. Когда ворот защелки НИЗКИЙ, защелка закрыта и в «Режим памяти», запоминание того значения, которое было на D ввод, когда гейт перешел с ВЫСОКОГО на НИЗКИЙ.

Это показано на временных диаграммах справа. В осциллограммы показывают, когда сигнал стабильный, i.е. , постоянная сигнал, который либо НИЗКИЙ, либо ВЫСОКИЙ, и когда сигнал изменение, показанное как один или несколько переходов между LOW и ВЫСОКИЙ.

Когда G HIGH, мы видим, что Q меняется на новый стабильный выход значение не позднее tPD после того, как D достигнет нового стабильного значения.

Наша теория состоит в том, что после перехода G к НИЗКОМУ значению Q будет оставаться стабильным при любом значении D, когда G установил HIGH на НИЗКИЙ переход. Но мы знаем, что в целом мы не можем предполагать что-либо о выходе комбинационного устройства, пока tPD после входного перехода — устройству разрешено делать что угодно в интервале между tCD и tPD после входной переход.Но как будет работать наша память, если Переход с 1 на 0 на G приводит к тому, что выход Q становится недействительным для короткий перерыв? В конце концов, это значение Q вывод, который мы пытаемся запомнить! Шли в убедитесь, что переход от 1 к 0 на G не повлияет выход Q.

Вот почему мы указали мягкий MUX для нашей памяти. составная часть. Таблица истинности для мягкого MUX показана здесь. Выход мягкого MUX остается действующим и стабильным даже после входной переход под любым из следующих трех условия.

(1) Когда мы загружаем защелку, устанавливая G HIGH, один раз вход D был действительным и стабильным для tPD, мы гарантируем что выход Q будет стабильным и действительным с тем же значением как вход D, независимо от начального значения Q.

Или (2) Если и Q, и D действительны и стабильны для tPD, Q выход не будет затронут последующими переходами на G Вход. Это ситуация, которая позволит нам Переход с 1 на 0 на G без загрязнения выхода Q.

Или, наконец, (3) если G НИЗКОЕ и Q стабильно не менее tPD, последующие переходы на выходной сигнал не повлияют. вход D.

Гарантирует ли снисходительность исправную защелку? Ну только если мы внимательно следим за стабильностью сигналов на в нужное время, чтобы мы могли воспользоваться снисходительным поведением MUX.

Вот шаги, которые нам нужно выполнить, чтобы обеспечить защелка будет работать как мы хотим.

Во-первых, пока вход G ВЫСОКИЙ, установите вход D на значение желаем хранить в защелке.Затем, после tPD, мы Гарантировано, что значение будет стабильным и действительным на выходе Q. Это условие (1) из предыдущего слайда.

Теперь ждем еще одного tPD, чтобы информация о новом значение на входе Q ’распространяется через внутренний схемотехника защелки. Теперь и D *, и * Q ’были стабильно по крайней мере для tPD, что дает нам условие (2) из предыдущий слайд.

Итак, если D стабильно для 2 * tPD, переходы на G не повлияют выход Q. Это требование к D называется временем установки защелка: как долго D должен быть стабильным и действительным, прежде чем переход от высокого к низкому уровню G.

Теперь мы можем установить G в LOW, по-прежнему сохраняя D стабильным и действительным. После еще одного tPD, чтобы позволить новому значению G распространиться через внутренняя схема защелки, мы довольны условие (3) с предыдущего слайда, и выход Q будет не затронуты последующими переходами на D.

Это дополнительное требование к стабильности D называется время удержания защелки: сколько времени после перехода на G, что D должен оставаться стабильным и действительным.

Вместе требования к времени установки и удержания называются динамическая дисциплина, которой необходимо придерживаться, если защелка работать правильно.

Таким образом, динамическая дисциплина требует, чтобы вход D был стабильный и действительный как до, так и после перехода на G. Если наша схема предназначена для соблюдения динамической дисциплины, мы может гарантировать, что этот компонент памяти будет надежно хранить информация о D, когда ворота делают ВЫСОКИЙ-НИЗКИЙ переход.

Давайте попробуем использовать защелку в качестве компонента памяти в нашем последовательная логическая система.

Для загрузки кодировки нового состояния в защелку открываем защелку, установив вход затвора защелки ВЫСОКИЙ, позволяя новое значение распространяется на выход Q защелки, который представляет текущее состояние.Это обновленное значение распространяется через комбинационную логику, обновляя новое состояние Информация. К сожалению, если ворота остаются ВЫСОКИМИ слишком долго, мы создали петлю в нашей системе, и наш план загрузить защелку с новое состояние идет наперекосяк, поскольку новое значение состояния начинает меняться быстро, поскольку информация распространяется вокруг и вокруг петля.

Итак, чтобы это сработало, нам нужно тщательно рассчитать интервал когда G ВЫСОКИЙ. Он должен быть достаточно длинным, чтобы удовлетворить ограничения динамической дисциплины, но она должна быть короткой достаточно, чтобы защелка снова закрылась до нового состояния информация имеет шанс распространиться по всему миру петля.

Хм. Я думаю, мистер Блю прав: такая хитрая система время, вероятно, будет подвержено ошибкам, так как точное время сигналы практически невозможно гарантировать. У нас есть верхняя и нижние границы по времени переходов сигналов, но нет гарантии точных интервалов. Чтобы это сработало, мы хотим сигнал нагрузки, который отмечает момент времени, а не интервал.

Вот аналогия, которая поможет нам понять что происходит и что мы можем с этим поделать. Представьте себе очереди машин, ожидающих у ворот пункта взимания платы.Последовательность машин представляет собой последовательность состояний в нашей последовательной логике и Плата за проезд через ворота представляет собой защелку.

Сначала ворота закрыты и машины терпеливо ждут пройти через пункт взимания платы. Когда ворота открываются, первая машина исходит из пошлины и то и другое. Но вы можете видеть, что время о том, когда закрыть ворота, будет непросто. Должно быть открывать достаточно долго, чтобы проехать первая машина, но не слишком долго, чтобы другие машины тоже не проехали.Это именно та проблема, с которой мы столкнулись, используя защелку в качестве нашей памяти компонент в нашей последовательной логике.

Итак, как сделать так, чтобы только одна машина проехала через открытую местность? ворота?

Одно из решений — использовать два выхода ! Вот план: Первоначально ворота 1 открыты, что позволяет ровно одной машине въехать на территорию. Пункт взимания платы и Ворота 2 закрыты. Затем в определенный момент в время, мы закрываем Ворота 1, открывая Ворота 2. Это позволяет машине в пункте взимания сборов продолжайте движение, но не позволяйте другим автомобилям проехать проходя через.Мы можем повторить этот двухэтапный процесс, чтобы разобраться с каждой машиной по одному. Ключ в том, что никогда не бывает путь через оба ворот.

Это такое же устройство, что и спусковой механизм в механические часы. Спуск гарантирует, что шестерня прикреплена к пружине часов продвигается только один зуб за раз, предотвращая резкое вращение шестерни пружиной, вызывая целый день пройти сразу!

Если бы мы наблюдали за работой пункта взимания платы, мы бы увидели Автомобиль появляется вскоре после того, как открываются Ворота 2.Следующая машина появится вскоре после следующего выхода из ворот 2. открывается и так далее. Автомобили будут проезжать через пункт взимания платы за проезд в ставка, установленная интервалом между открытием ворот 2.

Давайте применим это решение для разработки компонента памяти. для нашей последовательной логики.

Взяв пример с двух ворот, мы спроектируем новый компонент, называемый регистром D, использующий два соединенных друг с другом защелки. Сигнал загрузки для регистра D обычно называется «часы» реестра, но вход D и выход Q регистра играют те же роли, что и они сделали для защелки.

Сначала мы опишем внутреннюю структуру D зарегистрируйтесь, затем мы опишем, что он делает, и рассмотрим подробно о том, как он это делает.

Вход D подключен к так называемой главной защелке и выход Q подключен к ведомой защелке.

Обратите внимание, что тактовый сигнал инвертируется до того, как он подключен к входу ворот мастер-защелки. Итак, когда главная защелка открыта, подчиненная закрыта, и наоборот. Этот достигает поведения спуска, которое мы видели на предыдущем слайде: никогда не будет активного пути от регистра D вход на выход Q регистра.

Задержка, вносимая инвертором в тактовый сигнал, может дают нам повод для беспокойства. Когда 0: 1 переход на тактовый сигнал, может быть кратковременный интервал когда стробирующий сигнал ВЫСОКИЙ для обеих защелок, так как будет быть небольшой задержкой перед переключением выхода инвертора от 1 до 0? На самом деле инвертор не нужен: мистер Синий смотрит на немного другую схему защелки, где защелка открыта, когда G низкий, и закрыта, когда G высокий.Просто что нам нужно для мастер-защелки!

Кстати, иногда можно услышать регистр, называемый шлепки из-за бистабильности положительного петли обратной связи в защелках.

Это внутренняя структура регистра D. в в следующем разделе мы подробно рассмотрим зарегистрируйтесь в эксплуатации.

Мы разберемся, как работает, когда мы следим за сигналами по цепи.

Общая работа регистра проста: по возрастанию При переходе от 0 к 1 тактового сигнала регистр производит выборку значение входа D и сохраняет это значение до следующего повышения край часов.Выход Q — это просто значение, хранящееся в регистр. Посмотрим, как регистр реализует это функциональность.

Тактовый сигнал подключен к входам строба ведущего устройства. и рабские защелки. Поскольку все действие происходит, когда часы делает переход, мы сосредоточимся именно на этих событиях на. Переход часов от LOW к HIGH называется повышением. край часов. И его переход с ВЫСОКОГО на НИЗКИЙ называется «падающий край». Начнем с просмотра срабатывание мастер-защелки и его выходной сигнал, который помечен как ЗВЕЗДА на диаграмме.

По нарастающему фронту тактового сигнала мастер-защелка идет от от открытого до закрытого, выборка значения на его входе и ввод режим памяти. Таким образом, выборочное значение становится выходом защелка, пока защелка остается закрытой. Вы можете видеть, что Сигнал STAR остается стабильным, когда тактовый сигнал высокий.

На заднем фронте часов открывается мастер-защелка и ее выходной сигнал будет отражать любые изменения на входе D, задержанные на tPD защелки.

А теперь давайте разберемся, что делает раб. Его выходной сигнал, который также служит выходом регистра D, показано как нижняя осциллограмма. На переднем крае часов защелка ведомого открывается, и его выход будет соответствовать значению сигнал ЗВЕЗДА. Однако помните, что сигнал STAR стабилен. в то время как часы находятся на ВЫСОКОМ уровне, так как главная защелка закрыта, поэтому Сигнал Q также стабилен после начального перехода, если значение сохраняется в защелке ведомого меняется.

При спадающем фронте тактового сигнала ведомое устройство переходит из открытого состояния в закрыто, выборка значения на его входе и запись в память режим.Затем выбранное значение становится выходным сигналом ведомого устройства. защелка, пока защелка остается закрытой. Вы можете видеть, что выход Q остается стабильным, когда тактовый сигнал НИЗКИЙ.

Теперь давайте просто посмотрим на сигнал Q сам по себе. момент. Изменяется только тогда, когда ведомая защелка открывается на нарастающий край часов. В остальное время либо вход к ведомой защелке устойчива или ведомая защелка закрыта. В изменение выхода Q запускается нарастающим фронтом clock, отсюда и название «D регистр».

Условные обозначения входа часов в схеме Значок для устройства с синхронизацией по фронту — использовать маленький треугольник. Вы можете видеть, что здесь на схематическом обозначении D регистр.

Есть одна сложная проблема, которую мы должны решить при разработке Схема для регистра. На спадающем краю часов ведомая защелка переходит из открытого состояния в закрытое и, таким образом, его вход (сигнал ЗВЕЗДА) должен соответствовать времени установки и удержания ведомая защелка для обеспечения правильной работы.

Сложность в том, что главная защелка открывается одновременно время, поэтому сигнал STAR может измениться вскоре после того, как часы край. Задержка загрязнения главной защелки говорит нам, как долго старое значение будет стабильным после спада тактового фронта. И время удержания на защелке ведомого говорит нам, сколько времени должно быть остаются стабильными после спадающего фронта часов.

Итак, чтобы обеспечить правильную работу защелки ведомого, задержка загрязнения основной защелки должна быть больше, чем или равно времени удержания защелки ведомого.Делая необходимый анализ может быть немного сложным, так как мы должны учитывать производственные вариации, а также факторы окружающей среды, такие как как температура и напряжение питания. При необходимости дополнительно могут быть добавлены задержки затвора (, например, , пары инверторов) между главной и подчиненной защелками для увеличения задержка загрязнения на входе подчиненного устройства относительно падающий край часов. Обратите внимание, что мы можем решить только защелку ведомого вопросы времени удержания за счет изменения конструкции схемы.

Вот краткое описание временных характеристик для D регистр.

Изменения в сигнале Q запускаются нарастающим фронтом на вход часов. Задержка распространения $ t _ {\ textrm {PD}} $ регистр — это верхняя граница времени, необходимого для вывода Q чтобы стать действительным и стабильным после нарастающего фронта тактового сигнала.

Задержка загрязнения регистра является нижней границей время, когда предыдущее значение Q остается в силе после повышения край часов.

Обратите внимание, что и $ t _ {\ textrm {CD}} $, и $ t _ {\ textrm {PD}} $ являются измеряется относительно нарастающего фронта часов. Регистры призваны быть снисходительными в том смысле, что если предыдущие значение Q и новое значение Q одинаковы, стабильность сигнал Q гарантируется во время нарастающего фронта тактового сигнала. В другими словами, $ t _ {\ textrm {CD}} $ и $ t _ {\ textrm {PD}} $ спецификации применимы только тогда, когда выход Q действительно изменения.

Для обеспечения правильной работы главной защелки вход D регистра должен соответствовать времени установки и удержания ограничения для основной защелки.Итак, следующие два технические характеристики определяются по срокам мастера защелка.

$ t _ {\ textrm {SETUP}} $ — это количество времени, в течение которого ввод D должен быть действительным и стабильным до нарастающего фронта тактового сигнала и $ t _ {\ textrm {HOLD}} $ — время, в течение которого D должно быть действительным. и стабильна после восхода часов. Этот регион стабильности окружение края часов гарантирует, что мы соблюдаем динамическая дисциплина для мастер-защелки.

Итак, когда вы используете компонент регистра D из библиотека ворот производителя, вам нужно найти эти четыре временные характеристики в данных реестра лист, чтобы проанализировать хронометраж вашей общей схемы.Мы увидим, как будет проводиться этот анализ, в следующем раздел.

В 6.004 у нас есть конкретный план того, как мы будем использовать регистров в наших проектах, которые мы называем одноканальными синхронная дисциплина.

Глядя на эскиз схемы слева, мы видим, что она состоит из регистров — прямоугольных значков с символ с запуском по фронту и схемы комбинационной логики, здесь показаны в виде маленьких облаков с входами и выходами.

Помня, что нет комбинационного пути между регистров входа и выхода, общая схема не имеет комбинационные циклы.Другими словами, пути от системных входов и выходы регистров на входы регистров никогда не посещают один и тот же комбинационный блок дважды.

Один периодический тактовый сигнал распределяется между всеми тактируемыми устройств. Возможно использование нескольких тактовых сигналов, но анализ времени для сигналов, которые переходят между часами доменов довольно сложно, поэтому жизнь намного проще, когда все регистры используют одни и те же часы.

Детали того, какие сигналы данных меняются, когда в основном неважно.Все, что имеет значение, это то, что сигналы подключены к входные данные регистров стабильны и действительны достаточно долго, чтобы соответствовать требованиям время установки регистров. И, конечно же, долго оставаться стабильным достаточно, чтобы уложиться в срок хранения регистров.

Мы можем гарантировать, что динамическая дисциплина соблюдается выбирая период тактовой частоты больше, чем $ t _ {\ textrm {PD}} $ каждого пути от выходов регистров до регистровые входы, плюс, конечно же, настройка регистров время.

Удачным следствием такого выбора периода часов является что в момент нарастания фронта часов нет других вызывающие шум логические переходы, происходящие в любом месте схема.Это означает, что не должно быть проблем с шумом, когда мы обновить сохраненное состояние каждого регистра.

Наша следующая задача — научиться анализировать тайминги одночасовая синхронная система.

Вот модель конкретного пути в нашем синхронном система. В большой цифровой системе таких путей будет много, и мы необходимо провести анализ ниже для каждого из них, чтобы найти путь, который определит наименьший рабочий тактовый период. В качестве Вы можете подозревать, что существуют программы автоматизированного проектирования, которые сделаем эти расчеты за нас.

Имеется вышестоящий регистр, выход которого подключен в комбинационную логическую схему, которая генерирует вход сигнал, помеченный STAR, в регистр нисходящего потока.

Давайте построим тщательно составленную временную диаграмму, показывающую, когда каждый сигнал в системе меняется и когда он стабилен.

По переднему фронту тактового сигнала запускается регистр восходящего направления, чей вывод (помеченный $ Q _ {\textc {r1}} $) изменяется, как указано задержка загрязнения и распространения регистра.$ Q _ {\textc {r1}} $ сохраняет свое старое значение как минимум в течение задержка загрязнения REG1, а затем достижение окончательной стабильности значение задержкой распространения REG1. В этот момент $ Q _ {\textc {r1}} $ останется стабильным до следующего восходящего времени. край.

Теперь давайте выясним формы сигналов на выходе комбинационная логическая схема, отмеченная красной звездочкой на диаграмма. Задержка загрязнения логики определяет самое раннее время, когда STAR станет недействительным, измеряется с того момента, когда $ Q _ {\textc {r1}} $ стал недействительным.Задержка распространения логика определяет самое позднее время, когда STAR будет стабильно измеряться с того момента, когда $ Q _ {\textc {r1}} $ стал стабильным.

Теперь, когда мы знаем время для STAR, мы можем определить, STAR соблюдает время установки и удержания для нисходящего потока зарегистрируйте REG2. Время t1 измеряет, как долго STAR будет оставаться в силе. после нарастающего фронта часов. t1 — сумма REG1 задержка загрязнения и задержка загрязнения логики. Время HOLD для REG2 измеряет, как долго STAR должен оставаться в силе. после нарастающего фронта тактового сигнала для обеспечения правильного операция.Таким образом, t1 должно быть больше или равно HOLD. время для REG2.

Время t2 — это сумма задержек распространения для REG1 и логики плюс время НАСТРОЙКИ для REG2. Это говорит нам о самом раннем время, в которое может произойти следующий нарастающий фронт часов, и все еще убедитесь, что соблюдается время НАСТРОЙКИ для REG2. Так что t2 должен быть меньше или равно времени между нарастающими фронтами тактовых импульсов, называется тактовым периодом или tCLK. Если следующие восходящие часы происходит до t2, мы нарушим динамику дисциплина для REG2.

Итак, у нас есть два неравенства, которые должны выполняться для каждого регистр-регистр в нашей цифровой системе. Если либо неравенство нарушается, мы не подчиняемся динамике дисциплины для REG2, и наша схема не будет гарантирована работать правильно.

Рассматривая неравенство с tCLK, мы видим, что задержка распространения восходящего регистра и время настройки для нижестоящий регистр забирает из имеющегося времени полезно работа выполняется комбинационной логикой.Не удивительно, дизайнеры пытаются использовать регистры, которые минимизируют эти два раз.

Что произойдет, если между регистры восходящего и нисходящего потока? Это случается, когда проектирование регистров сдвига, цифровых линий задержки и т. д. Ну тогда первое неравенство говорит нам, что задержка загрязнения регистр восходящего потока должен быть больше или равен время удержания нижнего регистра. На практике, задержки загрязнения меньше, чем время удержания, поэтому в целом это было бы не так.Поэтому дизайнеры часто требуется для вставки фиктивной логики, например , два инвертора в серии, чтобы создать необходимое загрязнение задерживать.

Наконец, мы должны побеспокоиться о явлении, называемом часами. перекос, когда тактовый сигнал поступает на один регистр раньше приходит на другой. Мы не будем здесь вдаваться в анализ, но чистый эффект состоит в том, чтобы увеличить кажущуюся настройку и удерживать раз нижестоящего регистра, предполагая, что мы не можем предсказать знак перекоса.

Тактовый период tCLK характеризует производительность нашего система. Вы могли заметить, что Intel готова продать вам чипы процессора, которые работают с разной частотой частоты, например , процессор 1,7 ГГц против 2 ГГц процессор. Вы когда-нибудь задумывались, чем отличаются эти чипы? Оказывается, это не так! Что происходит что вариации в производственном процессе означают, что некоторые У чипов tPD лучше, чем у других. На быстрых чипах меньший tPD для логики означает, что они могут иметь меньшее tCLK и следовательно, более высокая тактовая частота.Итак, Intel производит много копии одного и того же чипа, измеряет их tPD и выбирает быстрые, чтобы продавать их как детали с более высокими характеристиками. Это что нужно, чтобы зарабатывать деньги в чип-бизнесе!

Использование регистра D в качестве компонента памяти в нашем последовательном логическая система работает отлично! На каждом нарастающем фронте часов register загружает новое состояние, которое затем появляется в вывод регистра как текущее состояние для остальной части тактовый период. Комбинационная логика использует текущее состояние и значение входов для вычисления следующего состояния и значения для выходов.Последовательность нарастающих фронтов тактового сигнала и входные данные будут производить последовательность состояний, которая приводит к последовательность выходов. В следующей главе мы познакомимся с новая абстракция, конечные автоматы, которые упростят для проектирования систем последовательной логики.

Давайте воспользуемся методами временного анализа, которые мы изучил последовательную логическую систему, показанную здесь. Время спецификации для регистра и комбинационной логики как показано. Вот вопросы, на которые нам нужно ответить.

Задержка загрязнения комбинационной логики не указано. Что это должно быть, чтобы система работать правильно? Что ж, мы знаем, что сумма регистра и задержки логического загрязнения должны быть больше или равны время удержания реестра. Используя временные параметры, мы знаю, вместе с небольшой арифметикой говорит нам, что Задержка загрязнения логики должна быть не менее 1 нс.

Какое минимальное значение для тактового периода tCLK? Секунда временное неравенство из предыдущего раздела говорит нам, что tCLK было больше, чем сумма регистра и логики задержки распространения плюс время настройки регистра.С использованием известные значения этих параметров дают нам минимальные часы период 10нс.

Каковы временные ограничения для входного сигнала относительного на передний край часов? Для этого нам понадобится диаграмма! Сигнал следующего состояния является входом в регистр, поэтому он должен соответствовать времени установки и удержания, как показано здесь. Далее мы показать входной сигнал и время его переходов влияет на синхронизацию сигнала следующего состояния. Теперь это довольно легко понять, когда ввод должен быть стабильным до того, как нарастающий фронт часов, i.е. , время настройки для Вход. Время настройки для входа — это сумма задержки распространения. логики плюс время настройки регистра, которое мы рассчитать как 7нс. Другими словами, если входной сигнал стабильный по крайней мере за 7 нс до фронта нарастания, тогда Next State будет быть стабильным по крайней мере за 2 нс до нарастающего фронта тактового сигнала и, следовательно, соответствовать указанному времени настройки реестра.

Аналогично, время удержания входа должно быть временем удержания регистр минус задержка загрязнения логики, которая мы рассчитываем как 1 нс.Другими словами, если вход стабилен на по крайней мере через 1 нс после нарастающего фронта тактового сигнала, тогда будет следующее состояние. стабильно еще 1 нс, т.

alexxlab

Добавить комментарий

Ваш адрес email не будет опубликован. Обязательные поля помечены *