Site Loader

Содержание

5. Логические элементы цифровых устройств

Логические элементы — это электронные устройства, предназначенные для обработки информации представленной в виде двоичных кодов, отобpажаемыx напpяжeниeм (сигналом) выcoкого и низкого уpовня. Логические элементы реализyют логические функции И, ИЛИ, НЕ и их комбинации. Указанные логические операции выполняются с помощью электронных схем, входящих в состав микросхем. Из логических элементов И, ИЛИ, НЕ, можно сконстpуировать цифровое электронное устройство любой сложности.

Логические элементы могут выполнять логические функции в режимах положительной и отрицательной логики. В режиме положительной логики логической единице соответствует высокий уровень напряжения, а логическому нулю — низкий уровень напряжения. В режиме отрицательной логики наоборот логической единице соответствует низкий уровень напряжения, а логическому нулю — высокий.

Если в режиме положительной логики логический элемент, реализует операцию И, то в режиме отрицательной логики выполняет операцию ИЛИ, и наоборот. И если в режиме положительной логики — И-НЕ, то в режиме отрицательной логики — ИЛИ-НЕ.

Условное графическое обозначение логического элемента представляет собой прямоугольник, внутри которого ставится изображение указателя функции. Входы изображают линиями с левой стороны прямоугольника, выходы элемента — с правой стороны. При необходимости разрешается располагать входы сверху, а выходы снизу. У логических элементов И, ИЛИ может быть любое начиная с двух количество входов и один выход. У элемента НЕ один вход и один выход. Если вход обозначен окружностью, то это значит, что функция выполняется для сигнала низкого уровня (отрицательная логика). Если окружностью обозначен выход, то элемент производит логическое отрицание (инверсию) результата операции, указанной внутри прямоугольника.

Все цифровые устройства делятся на комбинационные и на последовательностные. В комбинационных устройствах выходные сигналы в данный момент времени однозначно определяются входными сигналами в тот же момент. Выходные сигналы последовательностного устройства (цифрового автомата) в данный момент времени определяются не только логическими переменными на его входах, но еще зависят и от предыдущего состояния этого устройства. Логические элементы И, ИЛИ, НЕ и их комбинации являются комбинационными устройствами. К последовательностным устройствам относятся триггеры, регистры, счетчики.

Логический элемент И (рис. 1) выполняет операцию логического умножения (конъюнкцию). Такую операцию обозначают символом /\ или значком умножения (·). Если все входные переменные равны 1, то и функция Y=X1·X2 принимает значение логической 1. Если хотя бы одна переменная равна 0, то и выходная функция будет равна 0.

Таблица 1

Y=X1·X2

X1

X2

Y

0

0

0

0

1

0

1

0

0

Рис. 1

1

1

1

Наиболее наглядно логическая функция характеризуется таблицей, называемой таблицей истинности (Табл. 1). Талица истинности содержит всевозможные комбинации входных переменных Х и соответствующие им значения функции Y. Количество комбинаций составляет 2n, где n – число аргументов.

Логичеcкий элeмент ИЛИ (рис. 2) выполняет операцию логического сложения (дизъюнкцию). Обозначают эту операцию символом \/ или знаком сложения (+). Функция Y=X1\/X2 принимает значение логической 1, если хотя бы одна переменная равна 1. (Табл. 2).

Таблица 2

Y=X1\/X2

X1

X2

Y

0

0

0

0

1

1

1

0

1

Рис. 2

1

1

1

Логический элемент НЕ (инвертор) выполняет операцию логического отрицания (инверсию). При логическом отрицании функция Y принимает значение противоположное входной переменной Х (Табл. 3). Эту операцию обозначают .

Таблица 3

Y=

X1

Y

0

1

Рис. 3

1

0

Кроме указанных выше логических элементов, на практике широко используются элементы И-НЕ, ИЛИ-НЕ, Исключающее ИЛИ.

Логичеcкий элем

eнт И-НЕ (рис. 4) выполняет операцию логического умнoжения над входными переменными, а затем инвертирует полученный результат и выдаёт его на выход.

Таблица 4

X1

X2

Y

0

0

1

0

1

1

1

0

1

Рис. 4

1

1

0

Логический элемент ИЛИ-НЕ (рис. 5) выполняет операцию логического сложения над входными переменными, а затем инвертирует полученный результат и выдаёт его на выход.

Таблица 5

X1

X2

Y

0

0

1

0

1

0

1

0

0

Рис. 5

1

1

0

Логический элемент Исключающее ИЛИ представлен на рис. 6. Логическая функция Исключающее ИЛИ (функция «неравнозначность» или сумма по модулю два) записывается в виде и принимает значение 1 при X1≠X2, и значение 0 при X1=X2=0 или X1=X2=1 (Табл. 6).

Таблица 6

Y=X1X2

X1

X2

Y

0

0

0

0

1

1

1

0

1

Рис. 6

1

1

0

Любой из выше перечисленных элементов можно заменить устройством, собранным только из базовых двухвходовых элементов ИЛИ-НЕ или И-НЕ. Например: операция НЕ (рис. 7, а) приX1 = X2 = X; операция И (рис. 7, б) .

Рис. 7

Интегральные логические элементы выпускаются в стандартных корпусах с 14 или 16 выводами. Один вывод используется для подключения источника питания, еще один является общим для источников сигналов и питания. Оставшиеся 12 (14) выводов используют как входы и выходы логических элементов. В одном корпусе может находится несколько самостоятельных логических элементов. На рисунке 8 показаны условные графические обозначения и цоколевка (нумерация выводов) некоторых микросхем.

К155ЛЕ1 К155ЛА3 К155ЛП5

Рис. 8

Базовый элемент транзисторно-транзисторной логики (ТТЛ). На рисунке 9 показана схема логического элемента И-НЕ ТТЛ с простым однотранзисторным ключом.

Рис. 9

Простейший логический элемент ТTЛ строится на базе многоэмиттерного транзистор VT1. Пpинцип дейcтвия такого транзистора тот же, что и у обычного биполяpного транзистора. Oтличие заключается в том, что инжекция носителей заряда в базу осуществляется через несколько самостoятельных эмиттерных рn-переходов. При поступлении на входы логической единицы U1вх, запираются все эмиттерные переxоды VT1. Ток, текущий через резистор Rб, замкнется через открытые р-nпереходы: коллектoрный VT1 и эмиттерный VT2. Этoт ток откpоет транзиcтор VT2, и напряжение на его выходе станет близким к нулю, т. е. Y=U0вых. Если хотя бы на один вход (или на все входы) VT1 будет подан сигнал логического нуля U0вх, то ток, текyщий по Rб, замкнeтся через откpытый эмиттерный переход VT1. Пpи этoм входной ток VT2 будет близoк к нулю, и выходной транзистоp окажется запеpтым, т. е. Y=U1вых. Таким образом, рассмотренная схема осуществляет логическую операцию И-НЕ.

Контрольные вопросы.

  1. Что называется логическим элементом?

  2. Чем различаются положительная и отрицательная логики?

  3. Что называется таблицей истинности?

  4. Каким символом обозначают логическое умножение?

  5. Как на схемах изображают логический элемент И?

  6. При каких входных переменных на выходе логического элемента И формируется логическая 1?

  7. Каким символом обозначают логическое сложение?

  8. Как на схемах изображают логический элемент ИЛИ?

  9. При каких входных переменных на выходе логического элемента ИЛИ формируется логическая 1?

  10. Как на схемах изображают логический элемент НЕ?

  11. Как на схемах изображают логический элемент И-НЕ?

  12. При каких входных переменных на выходе логического элемента И-НЕ формируется логическая 1?

  13. Как на схемах изображают логический элемент ИЛИ-НЕ?

  14. При каких входных переменных на выходе логического элемента ИЛИ-НЕ формируется логическая 1?

  15. Как на схемах изображают логический элемент Исключающее ИЛИ?

  16. При каких входных переменных на выходе логического элемента Исключающее ИЛИ формируется логическая 1?

  17. Как из элемента ИЛИ-НЕ получить элемент НЕ?

  18. Как из элемента И-НЕ получить элемент НЕ?

  19. Опишите принцип действия базового элемента ТТЛ.

§21. Элементы схемотехники. Логические схемы






21.1. Логические элементы
Элементы схемотехники. Логические схемы 21.2. Сумматор

21.1. Логические элементы

Логический элемент — это устройство с л входами и одним выходом, которое преобразует входные двоичные сигналы в двоичный сигнал на выходе.

Работу любого логического элемента математически удобно описать как логическую функцию, которая упорядоченному набору из нулей и единиц ставит в соответствие значение, также равное нулю или единице.

В схемотехнике широко используются логические элементы, представленные в таблице 4.2.

Таблица 4.2

Условные обозначения типовых логических элементов

Логический элемент И (конъюнктор) реализует операцию логического умножения. Единица на выходе этого элемента появится тогда и только тогда, когда на всех входах будут единицы.

Опишите подобным образом логические элементы ИЛИ (дизъюнктор), НЕ (инвертор), И-НЕ, ИЛИ-НЕ.

Однотипность сигналов на входах и выходах позволяет подавать сигнал, вырабатываемый одним элементом, на вход другого элемента. Это позволяет из двухвходовых элементов «собирать» многовходовые элементы (рис 4.7), а также синтезировать произвольные комбинационные схемы, соединяя в цепочки отдельные логические элементы.

Рис. 4.7. Схема и обозначение четырёхвходового конъюнктора

Пример. По заданной логической функции F(A, В) = & В v А & построим комбинационную схему (рис. 4.8).

Построение начнём с логической операции, которая должна выполняться последней. В данном случае такой операцией является логическое сложение, следовательно, на выходе логической схемы должен быть дизъюнктор. На него сигналы подаются с двух конъюнкторов, на которые в свою очередь подаются один входной сигнал нормальный и один инвертированный (с инверторов).

Рис. 4.8. Комбинационная схема функции F(A, В) = & В v А &

Cкачать материалы урока



Примеры программирования микроконтроллеров, создание схем на микроконтроллерах, микроконтроллеры для начинающих

Новостная лента

Microchip расширяет экосистему Arduino-совместимой отладочной платформы chipKIT

Компания Microchip сообщила о расширении экосистемы отладочной платформы chipKIT. В состав Arduino-совместимой платформы chipKIT вошла высокоинтегрированная отладочная плата с Wi-Fi модулем и плата расширения для управления электродвигателями, разработанные компанией Digilent. Подробнее >>>

Источник: http://www.rlocman.ru

Просмотров: 28590

Дата добавления: 02.10.2014

MicroView — супер миниатюрная Arduino-совместимая отладочная плата с OLED дисплеем

На портале Kickstarter представлен проект супер миниатюрной отладочной платформы Arduino, выполненной в форм-факторе 16-выводного корпуса DIP и имеющей встроенный OLED дисплей с разрешением 64×48 точек. Несмотря на то, что отладочная плата является полностью завершенным решением, она может устанавливаться на макетную плату или непосредственно впаиваться в печатную плату для расширения функционала и управления внешней периферией. Подробнее >>>

Источник: http://www.rlocman.ru

Просмотров: 27934

Дата добавления: 17.04.2014

Размеры самого миниатюрного в мире ARM-микроконтроллера Freescale сократила еще на 15%

Freescale Semiconductor совершила новый технологический прорыв, добавив к семейству Kinetis самый миниатюрный и энергоэффективный в мире 32-разрядный микроконтроллер Kinetis KL03 с архитектурой ARM. Основанный на микроконтроллере предыдущего поколения Kinetis KL02, новый прибор получил дополнительную периферию, стал намного проще в использовании, и при этом сократился в размерах до 1.6 × 2.0 мм. Подробнее >>>

Источник: http://www.rlocman.ru

Просмотров: 1871

Дата добавления: 17.04.2014

Как вырастить микросхему с помощью белка

Без кремния немыслимо производство полупроводников, где он буквально нарасхват. При этом, естественно, большое значение имеют чистота вещества и строение кристаллов кремниевых соединений. Исследователи из Университета Лидса (Великобритания) предлагают способ выращивания таких кристаллов с помощью молекулярной биологии. По их мнению, это позволит создавать электронные микросхемы более высокого качества. Подробнее >>>

Источник: http://www.newscientist.com/

Просмотров: 3019

Дата добавления: 06.03.2014

Открытие нового раздела на сайте MCULAB.RU

На нашем сайте открыт новый раздел. Раздел посвящён моделированию различных схем по сопряжению микроконтроллеров и датчиков. Освещается схемотехника подключения к МК внешних устройств. В данной области до сих пор отсутствует систематизация, поэтому сделана попытка создать банк типовых решений, который в дальнейшем может дополняться, уточняться, расширяться. Подробнее >>>

Источник: /

Просмотров: 129718

Дата добавления: 04.02.2014

На сайте представлены примеры программирования, которые будут полезны как для опытного разработчика схем на микроконтроллерах, так и для новичка. Особо рассматривается программирование микроконтроллеров для начинающих пользователей. Программные примеры программирования разбиты на различные разделы. Основную массу составляют примеры программирования микроконтроллеров avr и микроконтроллеров microchip. Пользователю предлагается познакомиться с различными примерами программирования и различными средами программирования: MicroLab, AVRStudio, MikroC, FloweCode. Представлены схемы на микроконтроллерах ведущих производителей: PIC и AVR. Рассматривается огромное количество схем для начинающих разработчиков. Если Вы начинающий радиолюбитель, то для Вас мы приготовили раздел микроконтроллеры для начинающих.

Современные микроконтроллеры относятся к классу микропроцессорных устройств. В основе принципа действия таких элементов лежит исполнение последовательного потока команд, называемого программой. Микроконтроллер получает программные команды в виде отдельных машинных кодов. Известно, что для создания и отладки программ, машинные коды подходят плохо, так как трудно воспринимаются человеком. Этот факт привел к появлению различных языков программирования и огромного количества различных компиляторов.

В основе языков программирования микроконтроллеров лежат классические языки для компьютеров. Единственным отличием становится ориентированность на работу со встроенными периферийными устройствами. Архитектура микроконтроллеров требует, например, наличия битово-ориентированных команд. Последние выполняют работу с отдельными линиями портов ввода/вывода или флагами регистров. Подобные команды отсутствуют в большинстве крупных архитектур. Например, ядро ARM, активно применяемое в микроконтроллерах, не содержит битовых команд, вследствие чего разработчикам пришлось создавать специальные методы битового доступа.

Популярное в разделе «MikroC»

Популярное в разделе «FloweCode»

Популярное в разделе «MicroLab»

Популярное в разделе «AVR Studio»

Популярное в разделе «Теоретические основы эл-ки»

Популярное в разделе «Основы МП техники»

Популярное в разделе «Аналоговый и цифровой сигнал»

Популярное в разделе «Цифровая схемотехника»

Примеры программирования микроконтроллеров будут представлены на хорошо всем известном языке Си. А перед тем как постигать азы программирования микроконтроллеров и схемотехнику устройств на микроконтроллерах, авторам предлагается ещё раз вспомнить основы микропроцессорной техники, основы электроники, полупроводниковую электронику, аналоговую и цифровую схемотехнику, а так же азы аналогового и цифрового представления сигнала. Для тех, кому хочется получить новые знания в области современного программирования, можно будет познакомиться с графическим языком программирования LabView.

Выбор языка программирования зависит от множества факторов. В первую очередь, типо решаемых задач и необходимым качеством кода. Если Вы ведёте разработку малых по объёму и несложных программ, то можно использовать практически любой язык. Для компактного кода подойдет Ассемблер, а если ставятся серьезные задачи, то альтернативы С/С++ практически нет. Также необходимо учитывать доступность компилятора. В итоге самым универсальным решением можно назвать связку Ассемблера и C/C++. Для простого освоения языков, можно воспользоваться примерами программ для микроконтроллера. Использование примеров программирования упростит и ускорит процесс освоения программирования микроконтроллеров.

Схемы на микроконтроллерах позволят начинающим разработчикам освоить тонкости проектирования, моделирования и программирования микроконтроллеров.

Универсальный логический элемент — Большая Энциклопедия Нефти и Газа, статья, страница 1

Универсальный логический элемент

Cтраница 1

Универсальный логический элемент с эмиттерной связью имеет следующие преимущества.  [1]

Универсальный логический элемент ИЛИ-НЕ используется чаще, чем предыдущий.  [2]

К лоршеньковым универсальным логическим элементам фирмы Герион ( Herion, ФРГ) относятся моностабильные ( рис. 3, а) и бистабильные ( рис. 3, б) ( трех — и пятилинейные) элементы.  [3]

В схеме универсального логического элемента И — НЕ сигнал на выходе отсутствует ( логический О) только тогда, когда сигналы одновременно поступают на все входы.  [4]

Подобно рассмотренному выше универсальному логическому элементу ( рис. 2), на выходе нового элемента УЭ-2 можно не только реализовать все шестнадцать логических операций для двух аргументов, но также получать с выхода отдельного элемента несколько различных функций одновременно. Эта особенность нового магнитного логического элемента позволяет строить на его основе устройства параллельного действия с одновременным сквозным переносом без применения специализированных элементов для быстрого переноса. На основе рассматриваемого универсального логического элемента, с учетом его специфических особенностей разработан целый ряд логических схем, характеризующихся простотой и экономичностью. Составлены и испытаны, в частности, многоразрядные схемы быстрых двоичных счетчиков с одновременным сквозным переносом, а также последовательные сумматоры и вытетателн. Значительный практический интерес представляют построенные на основе УЭ-2 схемы параллельных сумматоров и вычитателей. Один разряд сумматора ( или вы-читателя) реализуется на трех универсальных элементах.  [5]

D-триггер выполнен на универсальных логических элементах И-НЕ. Сигнальным входом триггера является вход D.  [7]

В настоящее время кроме микроминиатюрных универсальных логических элементов и устройств на их основе создан ряд аналоговых интегральных микросхем — усилителей, повторителей и других линейных узлов.  [8]

На рис. 2 изображена принципиальная схема универсального логического элемента, позволяющего реализовать все шестнадцать логических функций двух аргументов. Здесь по ветвям А1М и А2М2 соответственно на вход 1 и вход 2 записывается единичная информация, а по ветвям C Mi и С2М2 записываются нули. При последующем считывании информации с элемента током канала II три диода из четырех будут заперты напряжением, наводимым на выходных обмотках. Лишь одна из ветвей, связанная с неперемагничивающимися в определенный момент сердечниками, остается открытой для коммутируемого продвигающего тока. Любая логическая операция выполняется элементом в течение одного такта.  [10]

По аналогии с элементом УЭ-2 разработан также универсальный логический элемент на три входа, который построен на двух парах сердечников. Элемент выполняет всевозможные функции трех аргументов; он также позволяет реализовать одновременно несколько логических функций и получать результаты на выходе без тактовой задержки по отношению к одному из входов. Не трудно убедиться, что отдельный универсальный логический элемент на три входа представляет собой одноразрядный сумматор.  [11]

Триггеры выполняют на лампах, транзисторах, универсальных логических элементах, а также в интегральном исполнении.  [12]

Наиболее распространенным функционально полным набором элементов является система универсальных логических элементов, реализующих функции И-НЕ, И-ИЛИ-НЕ, составляющих основу ИС ТТЛ.  [13]

Наиболее распространенным функционально полным набором элементов является система универсальных логических элементов, реализующих функции И-НЕ, ИЛИ-НЕ, И-ИЛИ-НЕ.  [14]

Селектор данных ( мультиплексор) используется в последних двух разделах как универсальный логический элемент.  [15]

Страницы:      1    2    3

НЕ ворота | Логические ворота

Схема однотранзисторного инвертора, проиллюстрированная ранее, на самом деле слишком грубая, чтобы ее можно было использовать в качестве затвора. Реальные схемы инвертора содержат более одного транзистора для максимального увеличения напряжения (чтобы гарантировать, что конечный выходной транзистор находится либо в состоянии полной отсечки, либо в полном насыщении), а также другие компоненты, предназначенные для уменьшения вероятности случайного повреждения.

Схема преобразователя частоты

на практике

Здесь представлена ​​принципиальная схема реальной схемы инвертора, укомплектованная всеми необходимыми компонентами для эффективной и надежной работы:

Эта схема состоит исключительно из резисторов, диодов и биполярных транзисторов.Имейте в виду, что другие схемы могут выполнять функцию затвора НЕ, в том числе схемы, заменяющие биполярные полевые транзисторы (обсуждаемые далее в этой главе).

Анализ работы схемы НЕ затвора

Высокий вход

Давайте проанализируем эту схему на предмет состояния, когда на входе «высокий» уровень или состояние двоичной «1». Мы можем смоделировать это, показав входной терминал, подключенный к V cc через переключатель:

В этом случае диод D 1 будет иметь обратное смещение и, следовательно, не будет проводить никакого тока.Фактически, единственная цель наличия D 1 в схеме — предотвратить повреждение транзистора в случае, когда на вход подается отрицательное напряжение (напряжение, которое является отрицательным, а не положительным по отношению к земле). .

При отсутствии напряжения между базой и эмиттером транзистора Q 1 , мы также ожидаем отсутствия тока через него. Однако, как это ни странно, транзистор Q 1 не используется, как это принято для транзисторов.На самом деле Q 1 используется в этой схеме как не что иное, как пара последовательно соединенных друг с другом диодов. На следующей схеме показана реальная функция Q 1 :

.

Назначение этих диодов — «направлять» ток к базе транзистора Q 2 или от нее, в зависимости от логического уровня входа. Как именно эти два диода могут «управлять» током, не совсем очевидно при первом осмотре, поэтому для понимания может потребоваться небольшой пример.

Предположим, у нас есть следующая схема диода / резистора, представляющая переходы база-эмиттер транзисторов Q 2 и Q 4 в виде одиночных диодов, убирая все другие части схемы, чтобы мы могли сосредоточиться на токе, «управляемом». ”Через два встречных диода:

Когда входной переключатель находится в положении «вверх» (подключен к V cc ), должно быть очевидно, что не будет тока через левый диод рулевого управления Q 1 , потому что нет напряжения в switch-diode-R 1 — петля переключения, чтобы побудить электроны течь.

Тем не менее, будет иметь ток через правый управляющий диод Q 1 , а также через переход база-эмиттер Q 2 и переход база-эмиттер Q 4 :

Это говорит нам о том, что в реальной схеме затвора транзисторы Q 2 и Q 4 будут иметь ток базы, который включит их, чтобы проводить ток коллектора.

Общее падение напряжения между базой Q 1 (узел, соединяющий два встречных управляющих диода) и землей будет около 2.1 вольт, что соответствует совокупному падению напряжения трех PN-переходов: правого управляющего диода, диода база-эмиттер Q 2 и диода база-эмиттер Q 4 .

Низкий уровень входного сигнала

Теперь переместим переключатель входа в положение «вниз» и посмотрим, что произойдет:

Если бы мы измерили ток в этой цепи, мы бы обнаружили, что весь тока проходит через левый управляющий диод Q 1 , а нет — через правый диод.Почему это? По-прежнему кажется, что существует полный путь для тока через диод Q 4 , диод Q 2 , правый диод пары и R 1 , так почему же не будет тока через? этот путь?

Помните, что диоды с PN-переходом — очень нелинейные устройства: они даже не начинают проводить ток, пока прямое напряжение, приложенное к ним, не достигнет определенного минимального значения, примерно 0,7 В для кремния и 0,3 В для германия.И затем, когда они начнут проводить ток, они не упадут более чем на 0,7 вольт.

Когда переключатель в этой цепи находится в положении «вниз», левый диод пары рулевых диодов является полностью проводящим, поэтому напряжение на нем падает примерно на 0,7 В и не более.

Напомним, что когда переключатель находится в верхнем положении (транзисторы Q 2 и Q 4 проводят), между теми же двумя точками (базой и землей Q 1 ) было падение примерно 2,1 вольт. Также оказывается минимальное напряжение , необходимое для прямого смещения трех последовательно соединенных кремниевых PN-переходов в состояние проводимости.

0,7 В, обеспечиваемое прямым падением напряжения на левом диоде, просто недостаточно, чтобы позволить любому электронному потоку через последовательную цепочку правого диода, диода Q 2 и диода R 3 // Q 4 параллельная подсхема, и поэтому электроны не проходят по этому пути. При отсутствии тока через базы транзисторов Q 2 или Q 4 ни один из них не сможет проводить ток коллектора: транзисторы Q 2 и Q 4 будут в состоянии отсечки.

Следовательно, эта конфигурация схемы позволяет 100% переключать базовый ток Q 2 (и, следовательно, управлять остальной частью схемы затвора, включая напряжение на выходе) путем отвода тока через левый диод управления.

В случае нашей примерной схемы затвора вход удерживается «высоким» переключателем (подключенным к V cc ), образуя левый диод рулевого управления (на нем падает нулевое напряжение). Однако правый диод рулевого управления проводит ток через базу Q 2 через резистор R 1 :

.

При наличии базового тока транзистор Q 2 будет включен.«Более конкретно, это будет насыщенный из-за более чем достаточного тока, допускаемого R 1 через базу. При насыщении Q 2 резистор R 3 будет понижать напряжение, достаточное для прямого смещения перехода база-эмиттер транзистора Q 4 , тем самым насыщая его:

При насыщении Q 4 выходная клемма будет почти напрямую замкнута на землю, в результате чего выходная клемма будет иметь напряжение (относительно земли) почти 0 В или двоичный «0» («низкий») логический уровень. .Из-за наличия диода D 2 между базой Q 3 и его эмиттером не будет достаточного напряжения для его включения, поэтому он остается в отсечке.

Анализ низких входных и выходных сигналов

Давайте теперь посмотрим, что произойдет, если мы изменим логический уровень входа на двоичный «0», активировав переключатель входа:

Теперь ток будет через левый диод рулевого управления Q 1 и нет тока через правый диод рулевого управления. Это устраняет ток через базу Q 2 , тем самым отключая его.

При выключенном Q 2 путь для базового тока Q 4 больше не существует, поэтому Q 4 также переходит в режим отсечки. Q 3 , с другой стороны, теперь имеет достаточное падение напряжения между его базой и землей, чтобы смещать в прямом направлении переход база-эмиттер и насыщать его, тем самым повышая выходное напряжение на клеммах до «высокого» состояния.

На самом деле, выходное напряжение будет где-то около 4 вольт в зависимости от степени насыщения и любого тока нагрузки, но все же достаточно высоким, чтобы считаться «высоким» (1) логическим уровнем.На этом наше моделирование схемы инвертора завершено: вход «1» дает выход «0», и наоборот.

Наблюдение за цепью

Проницательный наблюдатель заметит, что вход этой схемы инвертора перейдет в «высокое» состояние, если останется плавающим (не подключенным ни к V cc , ни к земле). Когда входная клемма остается неподключенной, ток через левый диод рулевого управления Q 1 не будет проходить, в результате чего весь ток R 1 будет проходить через базу Q 2 , тем самым насыщая Q 2 и переводит выход схемы в состояние «низкий»:

Транзисторно-транзисторная логика (TTL)

Тенденция такой схемы к переходу в состояние высокого входного сигнала, если она остается плавающей, является общей для всех схем затвора на основе этого типа конструкции, известной как T ransistor-to- T ransistor L ogic или TTL .Эта характеристика может быть использована при упрощении конструкции схемы выхода затвора , зная, что выходы затворов обычно управляют входами других затворов.

Если вход схемы затвора TTL принимает высокое состояние при плавающем состоянии, то выход любого затвора, управляющего входом TTL, должен только обеспечивать путь к земле для низкого состояния и быть плавающим для высокого состояния. Для полного понимания эта концепция может потребовать доработки, поэтому я подробно рассмотрю ее здесь.

Источники и отводящие токи

Источники тока

Схема затвора, которую мы только что проанализировали, может управлять выходным током в двух направлениях: внутрь и наружу. Технически это известно как источник и понижающий ток соответственно. Когда на выходе затвора высокий уровень, существует непрерывность от выходного терминала к V cc через верхний выходной транзистор (Q 3 ), позволяя электронам течь от земли через нагрузку к выходному терминалу затвора через эмиттер Q 3 , и в конечном итоге до клеммы питания V cc (положительная сторона источника питания постоянного тока):

Чтобы упростить эту концепцию, мы можем показать выход схемы затвора как двухпозиционный переключатель, способный подключать выходной терминал либо к V cc , либо к земле, в зависимости от его состояния.Для затвора, выводящего «высокий» логический уровень, комбинация насыщенного Q 3 и отсечки Q 4 аналогична двухпозиционному переключателю в положении «V cc », обеспечивая путь для тока через заземленная нагрузка:

Обратите внимание, что этот двухпозиционный переключатель, показанный внутри символа затвора, представляет транзисторы Q 3 и Q 4 , попеременно подключающие выходную клемму к V cc или заземлению, а не , а не переключателя, показанного ранее, отправляя сигнал входной сигнал в ворота!

Понижающие токи

И наоборот, когда схема затвора выдает «низкий» логический уровень на нагрузку, это аналогично тому, как двухпозиционный переключатель устанавливается в положение «земля».Тогда ток будет идти в обратном направлении, если сопротивление нагрузки подключается к V cc : от земли, через эмиттер Q 4 , через выходную клемму, через сопротивление нагрузки и обратно к V cc . В этом состоянии вентиль, как говорят, имеет втекающий ток :

Требования для работы TTL

Комбинация Q 3 и Q 4 , работающих как «двухтактная» пара транзисторов (также известная как выход на тотемный полюс ), имеет возможность любого источника тока (потреблять ток до куб. ) или потребляемый ток (выходной ток от земли) к нагрузке.Однако стандартный вход затвора TTL никогда не нуждается в подаче тока, а только на заглубление. То есть, поскольку вход затвора TTL, естественно, принимает высокое состояние, если он оставлен плавающим, любому выходу затвора, управляющему входом TTL, нужен только ток потребления, чтобы обеспечить вход «0» или «низкий», и не требуется ток источника, чтобы обеспечить «1». »Или« высокий »логический уровень на входе приемного элемента:

Выход с открытым коллектором

Это означает, что у нас есть возможность упростить выходной каскад схемы затвора, чтобы полностью исключить Q 3 .Результат известен как выход с открытым коллектором :

.

Для обозначения схемы выхода с открытым коллектором в стандартном символе затвора используется специальный маркер. Здесь показан символ затвора инвертора с выходом с открытым коллектором:

Имейте в виду, что состояние «высокого» по умолчанию входа с плавающим затвором справедливо только для схем TTL и не обязательно для других типов, особенно для логических вентилей, построенных на полевых транзисторах.

Обзор

  • Инвертор, или НЕ, вентиль — это вентиль, который выводит состояние, противоположное входному. То есть «низкий» вход (0) дает «высокий» выход (1), и наоборот.
  • Схемы затвора
  • , состоящие из резисторов, диодов и биполярных транзисторов, как показано в этом разделе, называются TTL . TTL — это аббревиатура от Transistor-to-Transistor Logic . В схемах затвора используются и другие методологии проектирования, в некоторых из которых используются полевые транзисторы, а не биполярные транзисторы.
  • Считается, что затвор является источником , источником тока, когда он обеспечивает путь для тока между выходным выводом и положительной стороной источника питания постоянного тока (V cc ). Другими словами, он подключает выходную клемму к источнику питания (+ V).
  • Считается, что затвор принимает ток , когда он обеспечивает путь для тока между выходным контактом и землей. Другими словами, это заземление (опускание) выходной клеммы.
  • Цепи затвора
  • с общим полюсом Выходные каскады способны как источник , так и потреблять ток .Цепи затвора с выходными каскадами с открытым коллектором способны только потреблять ток, но не истощать ток. Затворы с открытым коллектором практичны, когда используются для управления входами затвора TTL, потому что входы TTL не требуют источника тока.

Сопутствующие рабочие листы

Разработка модульных и ортогональных генетических логических вентилей для надежной цифровой синтетической биологии

Проектирование схем и характеристика компонентов управления

Логический элемент И (Рис.1; Дополнительный Рис.S1) содержит два коактивирующих гена hrpR и hrpS и один σ 54 -зависимый промотор hrpL и может объединять два взаимозаменяемых входных сигнала окружающей среды для генерации одного взаимозаменяемого выхода. Выходной промотор hrpL активируется только тогда, когда оба созависимых HrpR и HrpS-энхансер-связывающие белки присутствуют в гетеромерном комплексе 30 , с активностью промотора hrpL по умолчанию, близкой к нулю. Из-за требований модульности и входы, и выход логического элемента AND были спроектированы как промоторы, что позволяет подключать входы к любым входным промоторам, а выход — подключать к любым генным модулям ниже по потоку для управления различными клеточными ответами.Однако выбрать правильные компоненты, такие как регулируемые промоторы и RBS (сайты связывания рибосом), чтобы управлять логическим элементом AND и продемонстрировать его функциональность в соответствующем контексте, является нетривиальной задачей. Это связано не только с тем, что многие компоненты недостаточно хорошо охарактеризованы или охарактеризованы только в их собственных конкретных контекстах, но также из-за множества факторов, которые влияют на экспрессию генов в живых клетках, таких как шасси клетки 36 , среда 37 (включая источник углерода), температуру и компонент встроенной последовательности контекст 38,39 , как 5′-нетранслируемая область.Вместо использования стандартного метода проб и ошибок мы решили систематически охарактеризовать каждую часть-кандидат и подмодуль в различных контекстах (как абиотических, так и генетических), чтобы обеспечить надежный выбор компонентов для разработки функционального устройства в соответствующем контексте. .

Рис. 1. Модульная и ортогональная конструкция генетического логического элемента И.

Логический элемент И разработан на основе модуля гетерорегуляции σ 54 hrpR / hrpS .Два реактивных промотора, P 1 и P 2 , действуют как входы для управления транскрипцией hrpR и hrpS и отвечают на небольшие молекулы I 1 и I 2 , соответственно. . Транскрипция выходного промотора hrpL включается только тогда, когда присутствуют оба белка HrpR и HrpS и связывают вышестоящую последовательность активатора для ремоделирования закрытого транскрипционного комплекса σ 54 -RNAP- hrpL в открытый комплекс транскрипции. Гидролиз АТФ.Показанный результат — репортер gfp . RBS используется для настройки динамического диапазона входов или выходов устройства. Входы регулирующего промотора и выход gfp являются взаимозаменяемыми. Логический элемент AND ортогонален генетическому фону E. coli и не зависит от его обычно используемого σ 70 -зависимого пути транскрипции.

Для проверки интеграционного поведения логического элемента И мы выбрали три реактивных промотора в качестве потенциальных входов и систематически охарактеризовали их: индуцируемый изопропилтиогалактозидом (IPTG) P lac , индуцируемый арабинозой P BAD и сигнал кворума N — (3-оксогексаноил) -L-гомосерин лактон (AHL) -индуцибельный P lux (дополнительные рисунки S2 и S3).В качестве кандидатов-хозяев были выбраны два клеточных штамма, E. coli MC4100 и E. coli MC1061, в хромосомах которых были удалены промоторы P lac и P BAD . Использовали химически четко определенную среду M9, в которую в качестве источника углерода добавляли либо глюкозу (M9-глюкоза), либо глицерин (M9-глицерин). Шесть RBS, о которых сообщалось с различной эффективностью трансляции (таблица 1), использовали для характеристики каждого промотора, чтобы найти соответствующие пары промотор / RBS для ввода в логический элемент AND.Кроме того, для оценки влияния температурных колебаний использовались две температуры: 30 и 37 ° C.

Таблица 1 Сайты связывания рибосом, использованные в этом исследовании.

Чтобы оценить поведение промотора в различных шасси и средах, три регулируемых промотора были сначала охарактеризованы в двухклеточном шасси, выращенном в двух средах при 30 ° C. Как показано на рисунке 2a, P lac почти открыт и не дает желаемых характеристик переключения в E. coli MC4100, выращенных в M9-глицерине, что может быть связано с непреднамеренным взаимодействием P lac с эндогенными генетический фон этого хозяина.В E. coli MC4100, выращенном в M9-глюкозе (рис. 2b), P BAD значительно ингибируется из-за эффекта катаболизма репрессии глюкозы (0,01% мас. / Об.). P lac не чувствителен к этому эффекту при таком уровне глюкозы и является индуцибельным (рис. 2a), тогда как P lux слегка ингибируется (рис. 2c). В E. coli MC1061, выращенной в М9-глицерине, все три промотора давали желаемые индуцибельные характеристики переключения включения и выключения. Чтобы определить входы, которые чаще всего подвергаются цифровой индукции для логического элемента И, необходимо выполнить условия ( E.coli MC1061, M9-глицерин, 30 ° C) были выбраны в качестве стандартного контекста для последующей работы по характеризации.

Рисунок 2: Систематическая характеристика возможных элементов управления в различных контекстах.

( a c ) Дозовые реакции промоторов P lac ( a ), P BAD ( b ) и P lux ( c ) на восемь увеличивающихся индукций уровни в двухэлементном шасси ( E. coli, MC4100 или E.coli MC1061) в среде M9-глицерина или M9-глюкозы. Тот же самый репортер gfp с сильным RBS (rbs30- gfp ) использовали для измерения выходной флуоресценции ответа промотора. ( d f ) Дозовые характеристики P lac ( d ), P BAD , ( e ) и P lux ( f ) с использованием 6 версий RBS под различными уровни индукции (0, 3,9 × 10 −4 , 1,6 × 10 −3 , 6,3 × 10 −3 , 2.5 × 10 −2 , 0,1, 0,4, 1,6, 6,4 и 12,8 мМ IPTG для P lac ; 0, 3,3 × 10 −4 , 1,3 × 10 −3 , 5,2 × 10 −3 , 2,1 × 10 −2 , 8,3 × 10 −2 , 0,33, 1,3, 5,3 и 10,7 мМ арабиноза для P BAD ; и 0, 1,5 · 10 −3 , 6,1 · 10 −3 , 2,4 · 10 −2 , 9,8 · 10 −2 , 3,9 · 10 −1 , 1,6, 6.3, 25 и 100 нМ AHL для P люкс ) и соответствия (сплошные линии) функции передачи промотора.( г i ) Охарактеризованные дозовые характеристики P lac ( г ), P BAD , ( h ) и P lux ( i ) при температуре ниже 30 ° C и 37 ° C соответственно, и данные совпадают (сплошные линии). Здесь rbsH был выбран для P lac и rbs33 для P BAD и P lux . Используемые концентрации индукторов такие же, как в d f . В a i все данные (флуоресценция / OD 600 ) представляли собой среднее значение трех независимых повторов в E.coli MC1061 в M9-глицерине при 30 ° C, если не указано иное. Планки погрешностей, s.d. ( n = 3). а.е., условные единицы.

Шесть RBS, rbs30-34 плюс rbsH, затем использовали для характеристики трех промоторов в выбранном стандартном контексте для поиска сбалансированных пар промотор / RBS. На рис. 2d – f показано, что максимальный ответ каждого промотора значительно различается при использовании разных RBS. Поразительно, но мы обнаружили, что порядок силы шести RBS у этих трех промоторов различается.Это в значительной степени связано с различными 5′-нетранслируемыми областями, следующими за каждым промотором (дополнительный рис. S4), которые могут изменять вторичную структуру и стабильность транскриптов. Очевидно, что одна и та же часть, например RBS, используемая в разных контекстах последовательности, может приводить к разному количественному поведению, как показано в другом исследовании 38 . Ответы каждого промотора с использованием шести RBS становятся подобными после нормализации (дополнительный рисунок S5), что позволяет предположить, что RBS можно использовать в качестве линейного усилителя для регулирования уровня экспрессии белка в устойчивом состоянии.

Влияние изменения температуры исследовали путем определения характеристик промоторов при двух температурах 30 и 37 ° C, в других стандартных условиях культивирования. На рис. 2g – i показано, что влияние сдвига температуры на три промотора различно. Для P BAD изменение температуры от 30 до 37 ° C имеет лишь небольшой эффект. Но P lux становится более негерметичным при 30 ° C, чем при 37 ° C, а P lac имеет более высокий отклик при 37 ° C, чем при 30 ° C.Различия могут быть связаны с различным влиянием температурного сдвига на аффинность связывания между факторами транскрипции и родственными им сайтами связывания ДНК этих промоторов, что позволяет предположить, что изменение абиотического контекста может иметь различное влияние на производительность различных частей организма. интегрированная система.

Таким образом, результаты характеризации (рис. 2) показывают, что три регулируемых промотора и шесть RBS ведут себя по-разному в различных абиотических (например, среда и температура) и генетических (например, контекст шасси и встроенной последовательности) контекстах.Полученные данные (рис. 2d – i) были подогнаны под модель функции Хилла для установившегося отклика ввода-вывода промотора (передаточная функция) в форме (Дополнительные методы):

, где [ I ] — концентрация индуктора; K 1 и n 1 — константа и коэффициент Хилла, соответственно, относящиеся к взаимодействию промотор-регулятор / индуктор; k — максимальный уровень экспрессии за счет индукции; и α является константой, относящейся к базальному уровню промотора из-за утечки (таблица 2).

Таблица 2 Наилучшее соответствие охарактеризованных ответов промоторов с использованием различных RBS.

Форвардное проектирование модульного логического элемента И

На основе результатов определения характеристик компонентов в различных контекстах, логический элемент И теперь систематически проектировался и строился путем выбора соответствующих частей (входных промоутеров и RBS) и их соответствующего контекста (шасси, медиа и контекст встроенной последовательности). На рис. 2d – f показано, что P lac намного слабее по сравнению с промоторами P BAD и P lux .Чтобы сбалансировать два управляющих входа и избежать потенциальной избыточной экспрессии, вход пары P lac / rbsH с максимальным уровнем около 2000 у.е. (Рис. 2d), использовался для привода hrpR и пары P BAD / rbs33 с максимальным уровнем около 12000 у.е. (Рис. 2e), сначала использовали для управления hrpS в выбранном стандартном контексте ( E. coli, MC1061, M9-глицерин, 30 ° C). Эта спроектированная версия логического элемента И показала отклики, которые соответствуют функции логического логического элемента И после измерения с помощью флуорометрии (рис.3а). Выход включается только тогда, когда оба входа сильно индуцированы, и реакция очень резкая при переходе из выключенного состояния во включенное состояние и близка к желаемой реакции логического логического элемента AND. Затем двумерные данные использовались для параметризации модели нормализованной передаточной функции логического элемента И в виде:

Эта передаточная функция была получена на основе биохимического взаимодействия, лежащего в основе архитектуры схемы (дополнительные методы). Он описывает нормализованный выход логического элемента И как функцию уровней двух белков-активаторов ([ R ] для HrpR, [ S ] для HrpS) в устойчивом состоянии.[ G ] max — максимальная активность, наблюдаемая для выхода. K R , K S и n R , n S — константы и коэффициенты Хилла для HrpR и HrpS, соответственно. Уровни двух активаторов были получены из параметризованных передаточных функций двух входных промоторов (таблица 2) с теми же RBS, которые использовались в логическом элементе AND. Подгонка данных с доверительной вероятностью 95% к уравнению (2) дает: K R = 206.1 ± 32,5, K S = 3135 ± 374, n R = 2,381 ± 0,475 и n S = 1,835 ± 0,286 с [ G ] max = 7858 а.е. для этого анализа (рис. 3b; дополнительный рис. S6).

Рис. 3: Дальнейшее проектирование модульного логического элемента AND.

( a ) Гейт AND был сконструирован с промоторами P lac и P BAD в качестве двух входов для управления транскрипцией hrpR и hrpS .rbsH и rbs33 используются после P lac и P BAD соответственно. Флуоресцентный отклик этого устройства был измерен для 72 комбинаций входных индукций в стандартном контексте, как показано внизу. Используемые концентрации индукторов: 0, 3,9 × 10 −4 , 1,6 × 10 −3 , 6,3 × 10 −3 , 2,5 × 10 −2 , 0,1, 0,4, 1,6 мМ IPTG (слева направо ) на 0, 3,3 × 10 −4 , 1,3 × 10 −3 , 5,2 × 10 −3 , 2,1 × 10 −2 , 8.3 × 10 −2 , 0,33, 1,3, 5,3 мМ арабинозы (снизу вверх). ( b ) Корреляция между откликом, охарактеризованным вентилем И, и прогнозируемым откликом на основе подобранной передаточной функции сильная, с коэффициентом корреляции Пирсона 0,9911. Каждая точка представляет одну экспериментальную точку данных из двумерного массива в a , по сравнению с моделью, предсказанной G / G max с использованием уравнения (2) и подобранной [ R ] и [ S ] ] значения из уравнения (1) для двух охарактеризованных входов промотора.( c ) Вверху находится вентиль И с новой конфигурацией, построенный с использованием P люкс и P BAD в качестве двух входов. In silico Моделирование предсказывает поведение устройства в двух разных контекстах (внизу слева), то есть в контексте 1 ( E. coli, MC1061, M9-глицерин, 30 ° C) и контексте 2 ( E. coli, MC1061, M9). -глицерин, 37 ° C). Экспериментально охарактеризованные отклики устройства в этих двух контекстах представлены в правом нижнем углу. Используемые концентрации индуктора равны 0, 2.4 × 10 −2 , 9,8 × 10 −2 , 3.9 × 10 −1 , 1,6, 6.3, 25, 100 нМ AHL на 0, 3,3 × 10 −4 , 1,3 × 10 −3 , 5,2 × 10 −3 , 2,1 × 10 −2 , 8,3 × 10 −2 , 0,33, 1,3 мМ арабиноза. Для упрощения сравнения с экспериментальными данными модели построены с теми же концентрациями индуктора, которые использовались для характеристики. В a и c все характеристические данные представляют собой нормализованное среднее трех повторов в E.coli MC1061 в M9-глицерине с вариациями менее 10% между биологическими повторами.

Чтобы проверить модульность входа логического элемента И, а также правильность его передаточной функции, мы затем заменили вход P lac на вход P lux , реагирующий на AHL (рис. 3c). Поскольку P lux был охарактеризован как сильный промотор (рис. 2f), вход пары P lux / rbs33 (максимальный уровень около 2000 а.е.) использовался для управления логическим элементом AND, близко к входу P lac / rbsH пара.Однако рисунок 2i показывает, что утечка для P lux при 30 ° C больше, чем при 37 ° C. Такое изменение поведения входного сигнала P люкс при этих двух температурах может привести к различным ответам собранного логического элемента И в этих двух условиях. Чтобы оценить это, мы смоделировали поведение устройства в двух контекстах, используя функции передачи компонентов, которые были параметризованы в соответствующем контексте. Прогнозы (рис. 3c) показывают, что этот вентиль AND будет вести себя по-разному в двух контекстах, и, в частности, утечка отклика появится на стороне P люкс в контексте более низкой температуры.Чтобы подтвердить предсказания модели, собранный логический элемент И был экспериментально охарактеризован в двух контекстах, соответственно. На рисунке 3c показано, что результаты согласуются с прогнозами модели (дополнительный рисунок S6 показывает высокий коэффициент корреляции между ними) в том, что утечка на стороне P lux действительно наблюдалась для логического элемента AND при 30 ° C. Затем были получены улучшенные характеристики логического элемента И того же устройства в контексте более высоких температур 37 ° C. Эти данные показывают, что контекст, в котором работает схема, оказывает значительное влияние на ее поведение, и поведение схемы может быть эффективно смоделировано на основе компонентов, которые были охарактеризованы в том же абиотическом и генетическом контексте, что и требовалось для их окончательной работы.Результат также показывает, что входы логического элемента И являются взаимозаменяемыми и модульными.

Комбинаторный вентиль И-НЕ

Для проверки модульности выхода логического элемента И, а также применяемого прямого инженерного подхода, мы затем соединили выход логического элемента И с модулем логического элемента НЕ, чтобы создать комбинаторный вентиль И-НЕ. Модульный гейт NOT был разработан на основе репрессорного модуля cI / P lam , состоящего из лямбда-гена cI и его регуляторного промотора P R (рис.4). Пять версий ворот НЕ с использованием различных RBS были сконструированы и охарактеризованы в выбранном стандартном контексте. На рисунке 4 показано, что четыре из пяти версий давали очень похожие отклики и демонстрировали требуемые характеристики логического логического элемента НЕ — с быстрым переходом между состояниями в узком диапазоне концентрации индуктора, большим динамическим диапазоном и низким уровнем выходного сигнала в выключенном состоянии. . Данные были подогнаны к передаточной функции ворот НЕ в виде:

, где [ R 3 ] — концентрация репрессора, K 3 и n 3 — концентрация репрессора. Константа и коэффициент Хилла, k 3 — это максимальный уровень экспрессии без репрессии, а α 3 — константа, относящаяся к базальному уровню регулируемого промотора (дополнительная таблица S1).Уровни репрессора были получены из параметризованной передаточной функции (таблица 2) индуцируемого вводом промотора с тем же RBS, что и в вороте NOT.

Рис. 4: Модульная конструкция и характеристики затвора НЕ.

( a ) Конструкция модульного гейта НЕ ( b ) Дозовые отклики сконструированного гейта НЕ cI / P lam были измерены с использованием пяти версий RBS под индуцируемым IPTG промотором P lac . Используемые концентрации индуктора — 0, 3.9 × 10 −4 , 1,6 × 10 −3 , 6,3 × 10 −3 , 2,5 × 10 −2 , 0,1, 0,4, 1,6, 6,4 и 12,8 мМ IPTG. Данные представляют собой среднее значение трех повторов в E. coli, MC1061 в M9-глицерине при 30 ° C. Сплошные кривые — данные, соответствующие передаточной функции ворот НЕ. Планки погрешностей, s.d. ( n = 3).

Составной логический элемент И-НЕ (рис. 5a, b) систематически разрабатывался на основе охарактеризованных деталей и модулей затвора. Передаточная функция логического элемента И-НЕ была получена путем интеграции индивидуальных передаточных функций составляющих частей (индуцибельные промоторы) и модулей (логические элементы И и НЕ) в системе (дополнительные методы).Затем мы смоделировали функцию устройства, используя параметризованные передаточные функции компонентов, которые были охарактеризованы в соответствующем контексте. На рис. 5a, b показаны прогнозируемые характеристики двух версий логического элемента И-НЕ с различными входами и конфигурациями промоторов. В обоих случаях появляется желаемая логическая функция И-НЕ. На основе прогнозов модели два логических элемента NAND были сконструированы путем непосредственной сборки соответствующих частей и модулей и систематически тестировались в соответствующем контексте (рис.5в, г). Двумерные отклики ввода-вывода устройств соответствуют функции логического логического элемента И-НЕ. Выходы находятся в выключенном состоянии (точка I) только тогда, когда на обоих входах высокий уровень. Экспериментальные результаты близки к предсказаниям модели (дополнительный рис. S7), за исключением небольшой разницы в углу с низким IPTG и высокой индукцией арабинозы на двумерной карте (точка II, рис. 5c) и, аналогично , на рис. 5d, угол с индукцией низкой AHL и высокой арабинозы.Незначительное ингибирование в точке II может быть связано с небольшой утечкой экспрессии HrpR из его контрольных входных промоторов.

Рис. 5. Разработка и систематическая характеристика комбинаторного логического элемента И-НЕ.

( a ) Первый вентиль И-НЕ включает в себя охарактеризованный модуль логического элемента И, использующий P lac и P BAD в качестве входов, а также модуль НЕ-затвора rbs34-cI / P lam . In silico Моделирование предсказывает поведение устройства на основе параметризованных передаточных функций компонентных модулей в стандартном контексте.( b ) Второй логический элемент И-НЕ включает модуль логического элемента И, использующий в качестве входов P lux и P BAD , а также модуль НЕ-затвора rbs32-cI / P lam NOT. In silico Моделирование предсказывает поведение устройства на основе параметризованных передаточных функций компонентов при 37 ° C в стандартном контексте. Для этого моделирования использовались подогнанные передаточные функции логического элемента И и НЕ в стандартном контексте, и предполагалось, что они незначительно изменяются при 37 ° C. ( c ) Ответ логического элемента И-НЕ как в и при 64 комбинациях входных индукций (0, 3.9 × 10 −4 , 1,6 × 10 −3 , 6.3 × 10 −3 , 2,5 × 10 −2 , 0,1, 0,4, 1,6 мМ IPTG на 0, 3,3 × 10 −4 , 1,3 · 10 −3 , 5,2 · 10 −3 , 2,1 · 10 −2 , 8,3 · 10 −2 , 0,33, 1,3 мМ арабиноза), измеренные флуорометрическим методом в стандартном контексте. ( d ) Ответ логического элемента И-НЕ как в b для 64 комбинаций входных индукций (0, 2,4 × 10 −2 , 9,8 × 10 −2 , 3,9 × 10 −1 , 1,6, 6.3, 25, 100 нМ AHL на 0, 3.3 × 10 −4 , 1.3 × 10 −3 , 5.2 × 10 −3 , 2.1 × 10 −2 , 8.3 × 10 −2 , 0,33, 1,3 мМ арабинозы) при 37 ° C с помощью флуорометрического анализа. ( e ) FACS-анализ логического элемента NAND, как в a , при четырех логических комбинациях входных индукций: (I) 1,3 мМ арабинозы плюс 1,6 мМ IPTG, (II) 1,3 мМ арабинозы, (III) 1,6 мМ IPTG, ( IV) нет. ( f ) FACS-анализ логического элемента И-НЕ, как в b , при четырех входных индукциях: (I) 1.3 мМ арабинозы плюс 100 нМ AHL, (II) 1,3 мМ арабинозы, (III) 100 нМ AHL, (IV) нет. Данные в c и d представляют собой нормализованное среднее значение трех повторов в E. coli MC1061 в M9-глицерине с вариациями менее 10% между биологическими повторами.

Проточная цитометрия использовалась для подтверждения того, что вентиль NAND функционирует на индивидуальном клеточном уровне. На рис. 5e, f показано, что вся популяция выключается только тогда, когда оба входа сильно индуцированы (полоса I с низкой флуоресценцией, соответствующая точке I в анализе с помощью флуорометрии).Если какой-либо входной индуктор не добавлен, вся популяция включается (дорожки с высокой флуоресценцией II, III и IV). Высокая флуоресценция небольшой части клеток на дорожке I второго логического элемента И-НЕ (фиг. 5f) может быть связана с не полностью индуцированной популяцией клеток в используемых условиях индукции (1,3 мМ арабиноза плюс 100 нМ AHL). В частности, это может быть связано с неоднородным входным промотором P BAD , который проявляет бимодальную активность в условиях субнасыщения арабинозы в E.coli MC1061 (ссылка 40) (дополнительный рисунок S8).

Совместимость и однородность шасси схемы

Чтобы изучить поведение логического элемента AND в шасси различных ячеек, то есть совместимость шасси схемы, мы проверили качественные отклики логического элемента AND в семи часто используемых штаммах клеток E. coli ( Рис.6). Во-первых, логический элемент И с P lac и P BAD в качестве управляющих входов был оценен при четырех условиях логического входа (рис. 6a).Устройство не работало должным образом в пяти из семи протестированных ячеек — E. coli, MC4100, MG1655, DH5α, BW25113 и BL21 (DE3). Устройство хорошо себя показало на штаммах E. coli, MC1061 и TOP10. Для большинства нерабочих шасси элементы имеют высокий выход не только с обоими входными индукциями, но и только с индукцией входа P BAD . Эти аномальные ответы могут быть следствием интерференции между генетическим фоном хозяина и вводом промотора P lac устройства.Чтобы подтвердить это, мы затем проверили отклики логического элемента И, используя P lux и P BAD в качестве двух входов при четырех условиях логического входа (рис. 6b). Теперь устройство хорошо себя ведет во всех шасси, за исключением штамма E. coli BL21 (DE3) с удаленным геном протеазы Lon. Функциональное улучшение логического элемента И среди этих шасси, таким образом, связано с устранением потенциальной интерференции входного промотора с генетическим фоном хозяина за счет использования P lux вместо P lac в качестве первого управляющего входа.Это ожидается, потому что P lux не является эндогенным в E. coli и, вероятно, ортогонален генетическому фону этой бактерии, в то время как P lac является эндогенным промотором E. coli и может взаимодействовать с фоном хозяина. Уровни отклика устройства на обе входные индукции различаются в семи протестированных шасси. Такое изменение, вероятно, связано с комбинированным эффектом потенциальной интерференции между промоторами входных цепей (P lac и P BAD ) и фоном хозяина, а также различным замедлением роста, наблюдаемым в эксперименте для семи хозяев (дополнительные таблицы S2 и S3).Комбинируя два анализа, можно сделать вывод, что сама схема логического элемента AND в целом совместима и надежно ведет себя на большинстве тестируемых шасси, но входы промоторов необходимо тщательно выбирать, чтобы избежать потенциального вмешательства в генетический фон хозяина.

Рис. 6. Тесты на совместимость цепей и шасси.

( a ) Качественный анализ функциональности логического элемента И с использованием P lac и P BAD в качестве двух входов в семи E.coli . Были исследованы четыре входные индукции — 1,3 мМ арабинозы плюс 1,6 мМ IPTG, 1,3 мМ только арабиноза, только 1,6 мМ IPTG и без индукторов. Клетки выращивали в М9-глицерине при 30 ° C и анализировали через 5 ч после индукции. ( b ) Качественные анализы функциональности логического элемента И с использованием P lux и P BAD в качестве двух входов в семи штаммах E. coli . Были изучены четыре входных индукции: 1,3 мМ арабинозы плюс 100 нМ AHL, 1,3 мМ только арабиноза, только 100 нМ AHL и без индукторов.Клетки выращивали в М9-глицерине при 37 ° C и анализировали через 5 часов после индукции. Планки погрешностей, s.d. ( n = 3).

Затем мы использовали проточную цитометрию для оценки гомогенности популяции схемы логического элемента AND, а также трех индуцибельных входных промоторов (дополнительные рисунки S8 и S9). Логический элемент AND оказался однородным сам по себе. Однако однородность всего функционального устройства в значительной степени зависит от используемых входных промоторов, которые могут быть неоднородными, такими как P BAD в E.coli MC1061. Воздействие цепей на хозяина оценивали по кривым роста клеток, содержащих соответствующие конструкции. Этот результат (дополнительный рисунок S10) показывает, что сконструированный логический элемент И накладывает незначительную метаболическую нагрузку на хозяина. Однако плазмиды, используемые для несения конструктивных схем, могут снижать скорость роста хозяина, вероятно, в значительной степени из-за затрат на установление устойчивости к антибиотикам для поддержания плазмид внутри клеток.

Логические вентили в Python — GeeksforGeeks

Логические вентили — это элементарные строительные блоки для любых цифровых схем.Он принимает один или два входа и производит вывод на основе этих входов. Выходы могут быть высокими (1) или низкими (0). Логические вентили реализованы с использованием диодов или транзисторов. Он также может быть построен с использованием электронных ламп, электромагнитных элементов, таких как оптика, молекулы и т. Д. В компьютере большинство электронных схем состоит из логических вентилей. Логические вентили используются для схем, которые выполняют вычисления, хранение данных или демонстрируют объектно-ориентированное программирование, особенно силу наследования.

Определено семь основных логических вентилей: вентиль И, вентиль ИЛИ, вентиль НЕ, вентиль И-НЕ, вентиль ИЛИ, вентиль XOR, вентиль ИЛИ-ИЛИ.

Внимание компьютерщик! Укрепите свои основы с помощью курса Python Programming Foundation и изучите основы.

Для начала подготовьтесь к собеседованию. Расширьте свои концепции структур данных с помощью курса Python DS . И чтобы начать свое путешествие по машинному обучению, присоединитесь к курсу Машинное обучение — базовый уровень

1. Логический элемент AND
Логический элемент AND дает выход 1, если оба входа равны 1, в противном случае — 0.



Python3

def И (a, b):

if

44 a и b = = 1 :

возврат Истина

еще : 0003

03

03

, если __name__ = = '__main__' :

печать (AND ( 1

43 печать ( "+ --------------- + ---------------- +" )

печать ( "| И Таблица Правды | Результат | " )

print ( " A = False, B = False | A AND B = " , AND ( False , False) False "|" )

print ( "A = False, B = True | A AND B =" , AND ( False , True , True ) ), "|" )

print ( "A = True, B = False | A AND B =" , AND ( True , False) ), "|" )

print ( "A = True, B = True | A AND B =" , AND ( True , ) True ), "|" )

Выход:

 True
+ --------------- + ----------------
 | И Таблица Правды | Результат |
 A = ложь, B = ложь | А И В = Ложь |
 A = Неверно, B = Верно | А И В = Ложь |
 A = Верно, B = Неверно | А И В = Ложь |
 A = Верно, B = Верно | А И В = Истина | 

2.Логический элемент И-НЕ
Логический элемент И-НЕ (отрицательное И) дает на выходе 0, если оба входа равны 1, в противном случае - 1.


Python3

912 56

def NAND (a, b):

if a

44 = = = b = = 1 :

возврат Ложь

еще :

__name__ = = '__main__' :

печать (NAND ( 1 , 0 0 910) печать ( "+ --------------- + ---------------- +" )

900 02 печать ( "| Таблица истинности NAND | Результат | " )

print ( " A = False, B = False | A AND B = " , NAND ( False ,

43 False
)
"|" )

печать ( "A = False, B = True | A AND B =" , NAND ( False , True True) ), "|" )

print ( "A = True, B = False | A AND B =" , NAND ( True , True , ) ), "|" )

print ( "A = True, B = True | A AND B =" , NAND ( True , ) True ), "|" )

Выход:

 True
+ --------------- + ----------------
 | Таблица истинности NAND | Результат |
 A = ложь, B = ложь | А И В = Истина |
 A = Неверно, B = Верно | А И В = Истина |
 A = Верно, B = Неверно | А И В = Истина |
 A = Верно, B = Верно | А И В = Ложь | 


3.Логический элемент ИЛИ
Логический элемент ИЛИ дает на выходе 1, если один из двух входов равен 1, в противном случае он дает 0.


Python3

def OR (a, b):

if a = = 910 b = = 1 :

возврат True

else :

00 __name__ = = '__main__' :

печать (OR ( 0 ,

43 печать ( "+ --------------- + ---------------- +" )

910 43 печать ( "| ИЛИ Таблица истинности | Результат | " )

print ( " A = False, B = False | A OR B = " , OR ( False , False) False "|" )

print ( "A = False, B = True | A OR B =" , OR ( False , True ) ), "|" )

print ( "A = True, B = False | A OR B =" , OR ( True , False) ), "|" )

печать ( "A = True, B = True | A OR B =" , OR ( True , ) True ), "|" )

9 0002 Вывод:


 Ложь
+ --------------- + ---------------- +
 | ИЛИ Таблица истинности | Результат |
 A = ложь, B = ложь | A ИЛИ B = Ложь |
 A = Неверно, B = Верно | A ИЛИ B = Истина |
 A = Верно, B = Неверно | A ИЛИ B = Истина |
 A = Верно, B = Верно | A ИЛИ B = Истина | 


4.Элемент XOR
Элемент XOR дает на выходе 1, если один из входов отличается, и 0, если они одинаковы.

Python3

def XOR (a, b):

if a! = b:

возврат 1

еще :

возврат

03

043

4

4

043

4 = '__main__' :

печать (XOR ( 5 , 5 ) печать)

02

043

02

043 «+ ————— + —————- +» )

печать ( "| Таблица истинности XOR | Результат |" )

print ( "A = False, B = False | A XOR B =" , XOR ( False , Ложь ), " | " )

print ( " A = False, B = True | A XOR B = " , XOR ( False , True

44 ), "|" )

print ( "A = True, B = False | A XOR B =" , XOR ( True , False ) "|" )

печать ( "A = True, B = True | A XOR B =" , XOR ( True , True , True ) ), "|" )

Выход:

 0
+ --------------- + ---------------- +
 | Таблица истинности XOR | Результат |
 A = ложь, B = ложь | XOR B = 0 |
 A = Неверно, B = Верно | XOR B = 1 |
 A = Верно, B = Неверно | XOR B = 1 |
 A = Верно, B = Верно | A XOR B = 0 | 


5.НЕ Gate
Он действует как инвертор. Требуется всего один ввод. Если вводится как 1, он инвертирует результат как 0 и наоборот.

Python3

def NOT (a):

return not

44 __

44 __ если

44 __ если

44 __ = '__main__' :

печать (НЕ ( 0 ))

43 печать
---- ---------- + ---------------- + " )

print ( " | НЕ Таблица истинности | Результат | " )

print ( " A = False | A NOT = " , NOT ( False ), " | "

03)

03)

0 печать ( "A = Верно, | A NOT = " , NOT ( True ), " | " )

Выход:

 1
+ --------------- + ---------------- +
 | НЕ Таблица истинности | Результат |
 A = Ложь | НЕ = 1 |
 A = Верно, | НЕ = 0 | 


6.Логический элемент ИЛИ
Логический элемент ИЛИ-НЕ (отрицательное ИЛИ) дает выход 1, если оба входа равны 0, в противном случае он дает 1.


Python3

def NOR (a, b):

if = ) и (b = = 0 ):

возврат 1

elif1043 0 ) и (b = = 1 ):

возврат 0

= 1 ) и (b = = 0 ):

91 043 возврат 0

elif (a = = 1 ) и (b = = = 910

возврат 0

если __name__ = = '__main__' : , 0 ))

печать ( "+ --------------- + --------- ------- + " )

печать ( " | Таблица истины NOR | Результат | " )

print ( " A = False, B = False | A NOR B = " , NOR ( False ,

43 False
)
"|" )

print ( "A = False, B = True | A NOR B =" , NOR ( False , True) ), "|" )

print ( "A = True, B = False | A NOR B =" , NOR ( True False, ) ), "|" )

печать ( "A = True, B = True | A NOR B =" , NOR ( True , , , , , ) True ), "|" )

Выход:

 1
+ --------------- + ---------------- +
 | Таблица истины NOR | Результат |
 A = ложь, B = ложь | A NOR B = 1 |
 A = Неверно, B = Верно | A NOR B = 0 |
 A = Верно, B = Неверно | A NOR B = 0 |
 A = Верно, B = Верно | A NOR B = 0 | 


7.Шлюз XNOR
Элемент XNOR (инвертированное исключающее ИЛИ) дает на выходе 1, оба входа одинаковы, и 0, если оба разные.

Python3

def XNOR (a, b):

if

43

возврат 1

else :

возврат 0

if

44 __main__ :

печать (XNOR ( 1 , 1 ))

печать (+ ------ ------- + ---------------- + " )

печать ( " | Таблица истинности XNOR | Результат | " ) 9 1044

печать ( "A = Ложь, B = Ложь | A XNOR B = " , XNOR ( Ложь , Ложь ), " | " )

print ( " A = False, B = True | A XNOR B = " , XNOR ( False , True ) "|" )

print ( "A = True, B = False | A XNOR B =" , XNOR ( True ,

43 False)
"|" )

печать ( "A = True, B = True | A XNOR B =" , XNOR ( True , True ), "|" )

Выход:

 1
+ --------------- + ---------------- +
 | Таблица истинности XNOR | Результат |
 A = ложь, B = ложь | A XNOR B = 1 |
 A = Неверно, B = Верно | A XNOR B = 0 |
 A = Верно, B = Неверно | A XNOR B = 0 |
 A = Верно, B = Верно | A XNOR B = 1 | 


Логические ворота

Логический элемент вентиль — это электронная схема, которая принимает один или несколько входов, выполняет какую-то логическую операцию на основе полученных входов и выдает один логический выход.Логическая операция основана на логической логике . Логические вентили обычно реализуются в виде цифровых схем с использованием диодов и транзисторов. Большое количество логических вентилей встречается в интегральных схемах и микроконтроллерах.

В электронных логических схемах входы и выходы принимают форму напряжения или тока, а выход одного логического элемента может использоваться как вход для другого логического элемента. Фактически, выход одного логического элемента может обеспечивать вход для нескольких других логических элементов, хотя их количество будет ограничено физическими свойствами рассматриваемого устройства (в первую очередь, максимальным током, который может быть выдан).

Входы и выходы для логического элемента называются high (присутствует положительное напряжение) или low (присутствует нулевое напряжение). Возможно третье состояние, в котором вход или выход демонстрируют высокий импеданс, что делает невозможным протекание какого-либо значительного тока. Обычно это происходит, когда логический вентиль находится в отключенном состоянии и не влияет на его логическую работу. В большинстве систем высокий уровень представляет логическое значение true (1), а низкий — логическое значение false (0).

Логические вентили могут использоваться изолированно, но чаще их объединяют для создания сложных логических схем. Некоторые из наиболее распространенных форм логических элементов описаны ниже вместе с символами, используемыми для обозначения их использования на принципиальных схемах (обратите внимание, что «традиционные» символы все еще используются наиболее широко).


Из вышеизложенного вы заметите, что большинство логических элементов должны иметь два или более входа (показано выше слева), за исключением элемента НЕ, который может иметь только один.Также обратите внимание, что вентили XOR и XNOR могут иметь только два входа. Все логические элементы имеют только один выход (показан справа вверху).

Одно из широко используемых правил — пометить входы A, B, C и так далее. Выход обычно обозначается буквой Q. Маленький кружок, показанный на выходе логического элемента, означает, что выход инвертирован, как вы можете видеть, сравнивая символы для вентилей И и И НЕ. Логический элемент И-НЕ — это, по сути, логический элемент И, к выходу которого применяется логический элемент НЕ.

Таблицы истинности

Таблица истинности перечисляет выходные значения, которые будут результатом всех возможных комбинаций входов для конкретного логического элемента. Символы 1 ( истина, ) и 0 ( ложь, ) используются для обозначения высокого или низкого логического значения соответственно. Таблицы истинности для логических вентилей, которые мы описали, приведены ниже.

Сводные таблицы истинности, показанные ниже, дают все возможные входы и выходы для логических вентилей с 2 ​​и 3 входами.Обратите внимание, что логические элементы XOR и XNOR не могут иметь более двух входов.


54 9124 9124 9124 9124

39 01254

39
1
Логические вентили с 2 входами
Входы Выходы
A B И ИЛИ NAND NOR XOR XNOR XNOR 9 1 1 0 1
0 1 0 1 1 0 1 0 1 0 1 0
1 1 1 1 0 0 0 1
GG Входы Выходы A B C AND OR NAND NOR
54
54 039 039 039 039
54
54 039 039 039 1 1 0 0 1 0 1 1 0 0 1

39 0 0 1 1 0 1 1 0 1 0 0 0
1 0 1 0 1 1 0 1 1 0 0 1 9 1039 1 0 1 1 1 1 1 0 0

Объединение логических вентилей

Логические вентили часто комбинируются либо для создания одного из других типов логических вентилей, либо для создания более сложной логической схемы.Например, два или более логических элемента NAND могут быть использованы для создания любого другого логического элемента. Это может быть весьма полезно, поскольку вентили NAND относительно просты в изготовлении. В простой логической схеме ниже используются элементы ИЛИ, И и ИЛИ. Таблица истинности может использоваться для определения возможных промежуточных и конечных результатов для любой комбинации входов.


Логическая схема, использующая вентили ИЛИ, И и ИЛИ.

D = НЕ (A ИЛИ B)
E = B И C
Q = D OR E


39 0
Таблица истинности для комбинации логических вентилей
Входы Выходы
A B C D E Q
0 10
0 0 1 1 0 1
0 1 0 0 0 0 0 0 1 1
1 0 0 0 0 0
1 0 1 0 1
1 1 0 0 0 0
1 1 1 0 1 1 91 254

A Guide to Boolean Logic

Boolean Logic

Что такое логическая логика?

Логическая логика - это, по сути, область математики, созданная Джорджем Булем, которая фокусируется только на использовании два реальных значения: истина и ложь.

Эти значения часто обозначаются символами «1» и «0». или символы «t» и «f».

Большинство этих логических вентилей имеют заданное количество входов и выходов. Хотя может показаться, что каждая отдельная калитка довольно простые, их можно использовать в комбинации для более сложных приложений (например, Сумматор).

Математика в основном сосредоточена на «логических вентилях», которые выводят различные значения. в зависимости от их входов. Вот некоторые из основных ворот:

НЕ ворота

Не вентиль - это базовый тип логического элемента, который принимает любой вход и инвертирует его значение.Его также часто называют инвертором из-за такого поведения.

Это одно из распространенных обозначений для ворот НЕ:

Таблица истинности для ворот НЕ выглядит следующим образом:

OR Ворота

Элемент ИЛИ - это логический элемент, который принимает два входа, и если любой из входов истинен, результирующий вывод также верен.

Это одно из распространенных обозначений для логического элемента ИЛИ:

Таблица истинности для логического элемента ИЛИ выглядит следующим образом:

39 t39 912
на входе 1 на входе 2 на выходе
f f f
t f t
т т

И Гейтс

Элемент И - это логический элемент, который принимает два входа, и если оба входа истинны, результирующий вывод также верен.

Это одно из общих обозначений для логического элемента ИЛИ

.

Таблица истинности для логического элемента И выглядит следующим образом:

39 f 912
вход 1 вход 2 выход
f f f
t f f
f т т

XOR Gates

Элемент XOR - это логический элемент, который принимает два входа, и если входы идентичны, результирующий вывод ложный.Если входы разные, выход истинный.

Это одно из распространенных обозначений для логического элемента XOR:

Таблица истинности для логического элемента XOR выглядит следующим образом:

39 t39
вход 1 вход 2 выход
f f f
t f t
912 t f

NOR Gates

Элемент ИЛИ-ИЛИ - это логический элемент, который по сути является элементом «не или», или элементом ИЛИ, за которым следует инвертор.

Если какой-либо вход истинен, выход ложен. Это верно только тогда, когда оба входа ложны.

Это одно из распространенных обозначений для ворот НЕ:

Таблица истинности для ворот ИЛИ-НЕ выглядит следующим образом:

39 f 912
вход 1 вход 2 выход
f f t
t f f
f t f

NAND Gates

Логический вентиль И-НЕ - это логический вентиль, который по сути является вентилем "не и", или вентилем И, за которым следует инвертор.

Если оба входа верны, выход будет ложным. Если какой-либо ввод ложен, вывод истинен.

Это одно из распространенных обозначений для ворот НЕ:

Таблица истинности для логического элемента И-НЕ выглядит следующим образом:

39 t39
вход 1 вход 2 выход
f f t
t f t
912 t f

Сводка

Перечисленные логические ворота являются основой булевой алгебры, а также фундаментальной частью компьютерных наук.Хотя врата слушают очень просты по своей природе, их сочетание может создать мощные вещи.

Эти логические вентили лежат в основе цифровых схем и разработки компьютеров в целом.

Если вы хотите протестировать различные схемы, в которых используются логические вентили, можно найти инструмент для этого. здесь.

Справочные ресурсы

Если концепция все еще вызывает у вас проблемы или вам нужно лучше понять этот материал, этот сайт предоставляет довольно подробное объяснение всех логических вентилей, а также их таблиц истинности.

Центр обучения Drexel Cyber ​​также может оказать помощь, если вам потребуется помощь с другими приложениями. материала. Веб-сайт Drexel Cyber ​​Learning Center можно найти здесь

AND / OR / NAND / NOR Gate

Библиотека: База
Введено: 2,0 Бета 1
Внешний вид:

Поведение

Каждый логический элемент AND, OR, NAND и NOT вычисляет соответствующий функция входов и вывести результат на выходе.Таблица истинности с двумя входами для ворот следующая.

x y И ИЛИ ИЛИ НИ
0 0 0 0 1 1
0 1 0 1 1 0
1 0 0 1 1 0
1 1 1 1 0 0

Обычно любые неуказанные входы (т.е., плавающие) игнорируются; вентили И и ИЛИ вычисляют И / ИЛИ всех указанных входов, а Элементы И-НЕ / ИЛИ-ИЛИ вычисляют дополнение И / ИЛИ всех указанных входы. И если все входы с плавающей точкой, то выход тоже с плавающей точкой. Если, однако, параметр «Выходной сигнал, когда не определен» установлен на «Ошибка для неопределенные входы ", то на выходе будет значение ошибки, если один или несколько из входы плавающие.

Если любой из входы - это значение ошибки (например,g., если в тот же провод), то на выходе также будет значение ошибки.

Многобитовые версии каждого логического элемента будут выполнять свои однобитовые побитовое преобразование на его входах.

Штыри

Западный край (входы, разрядность в соответствии с атрибутом разрядности)

Входы в компонент. Их будет столько, сколько указывается в атрибуте Number of Inputs.

Обратите внимание, что если вы используете фасонные ворота, западная сторона OR и NOR ворота будут изогнутыми. Тем не менее, входные контакты выстроены в линию. Logisim нарисую короткие отрезки, иллюстрирующие это; и если вы промахнетесь по заглушке, она будет молча предположить, что вы не хотели его промахнуть. В "принтере" view ", эти заглушки не будут отображаться, если они не подключены к провода.

Восточный край (вывод, разрядность в соответствии с атрибутом Bit Width)

Выход ворот, значение которого вычисляется на основе текущего входы, как описано выше.

Атрибуты

Облицовка
Направление компонента (его выход относительно его входов).
Биты данных
Разрядность входов и выходов компонента.
Размер ворот
Определяет, рисовать ли более широкую или более узкую версию составная часть. Это не влияет на количество входов, которое указано. по атрибуту Number of Inputs; однако, если количество входов превышает 3 (для узкого компонента) или 5 (для широкого компонента), то ворота будут нарисованы с «крыльями», чтобы можно было разместить количество запрашиваемые материалы.
Количество входов
Определяет, сколько контактов должно быть для компонента на его западе. боковая сторона.

Поведение инструмента Poke

Нет.

Поведение текстового инструмента

Нет.

Вернуться к справочнику библиотеки

Эта глава представляет собой введение в реализацию логических операций в электронных схемах

Шлюзы - это основные строительные блоки, которые соответствуют стандартным логическим функциям.

  • Затворы - устройства коммутационных цепей.Поскольку данные могут быть представлены в двоичном виде как электрические напряжения (0v = 0 и 5v = 1), простые переключатели включения / выключения, которые представляют ввод данных, управляют потоком электричества через цепь, производящую вывод.
  • Каждый вентиль имеет один или несколько входов либо от внешнего источника, либо с выхода другого логического элемента
  • Каждый вентиль производит один выход. Этот выход может использоваться для управления устройством или использоваться как вход для других ворот.
  • Соединены вместе и соединены между собой, чтобы сформировать схемы, которые представляют функции ЦП.Часто вход и выход соответствуют логической переменной.

Простые логические вентили

И в качестве примера ворота

Входы обычно находятся слева, а выход справа от ворот. Выход всегда имеет одно из двоичных значений или находится в процессе перехода к другому значению в зависимости от входов.

Обратите внимание, что запись логической функции И в виде алгебраического уравнения, AND является логическим умножением, так что ab означает a AND b.

Временная диаграмма ворот И

Временная диаграмма представляет входы и выходы с течением времени и пытается показать все возможные комбинации входов. Диаграмма слева построена с предположением, что переходы к противоположным логическим значениям являются мгновенными, но в действительности есть время «подъема» и время «спада», которые представлены на правой диаграмме.

Для ворот AND


OR затвор и его временная диаграмма

Запись логической функции ИЛИ в виде алгебраического уравнения, ИЛИ - это логическое сложение, так что a + b означает a OR b .

НЕ Ворота

Затвор not часто называют «инвертором». У него один вход и один выход. Маленький кружок, прикрепленный к любым воротам, указывает, что выход логически инвертирован или инвертирован. Затем рисуется не ворота, как на первом рисунке. Это просто перевернутое «усиление». Символ простого треугольника означает усиление или усиление.

Иногда в реальной схеме сигнал используется как вход для нескольких вентилей.Выход одного затвора не может «управлять» более чем несколькими входами к другим затворам и может нуждаться в усилении. Этот предел использования вывода называется «разветвлением». Есть соответствующее понятие «фан-ин».

Что такое временная диаграмма?

NAND Gate

Логический элемент И-НЕ нарисован, как на первом рисунке. Поскольку NAND реализовать проще, чем AND, AND создается обычно путем соединения NAND и инвертора, как показано на втором рисунке.

Что такое временная диаграмма?


3 входа И

Часто требуется более высокий входной логический элемент AND, OR, NAND, NOR.Ниже показан логический элемент И с тремя входами, состоящий из двух. Сконструировать NAND с тремя и четырьмя входами несложно. Также отображается символ «И» с тремя входами.

Что такое временная диаграмма?


Ворота XOR

«Исключающее ИЛИ» может рассматриваться как имеющее на выходе единицу, когда входы противоположны. Это уравнение представляет эту концепцию:
a XOR b = (a AND ~ b) OR (~ a AND b)

«Исключающее ИЛИ» можно рассматривать как «ИЛИ, но не оба».Это уравнение представляет эту концепцию:
a XOR b = (a OR b) и (a NAND b)
крайняя левая диаграмма - это реализация XOR

.

Это уравнение является производным от применения теоремы логической алгебры «Закон ДеМоргана», в которой
a и b = ~ a NOR ~ b
a XOR b = (a NOR b) NOR (a AND b)
крайняя правая диаграмма - это реализация XOR

Это последнее уравнение требует только 4 основных логических элемента (2 ИЛИ, И НЕ и НЕ).В то время как для первого требуется 6, а для второго - 5. Сколько NOR, NAND и NOT?

Какой должна быть временная диаграмма XOR?


Строительство других цепей

  • Сумматоры и другие схемы ALU
  • Регистры
  • - это запоминающие устройства, требующие особого расположения схемы
  • Шины и подключения к ним регистров и других цепей

Шина

Шина является исключением из нормального схемотехнического построения.Обычно вы НЕ хотите, чтобы два или более выхода гейта были соединены вместе. Это называется «проводное или». В этом случае необходимо тщательно рассмотреть электрические свойства. Например, что происходит, когда у вас есть явная логика 0 (0 В, подключенная к земле), подключенная к явной логике 1 (5 В, подключенная к источнику питания)? Обратитесь к ближайшему инженеру-электрику или пройдите собственные курсы электроники или EE. Но в случае с шиной мы все равно сделаем это, осознавая, что в фактическую реализацию вовлечено больше.

Регистр Подключение к шине

Вы можете использовать логические элементы И для управления потоком: вспомните, что x и 0 = 0 (или нет вывода) и x и 1 = x (или передать вывод)

Вам нужен один логический элемент И на бит в регистре.

Общая управляющая линия подключается ко всем этим управляющим И выходного регистра.

Состояния шины (тристат)

  • высокий (логическая 1)
  • низкий (логический 0)
  • с плавающей запятой (отключено)

Рассмотрим шину, 4-битный регистр и его механизм стробирования, использующий И с линией управления, так что, когда линия управления имеет высокий уровень, выходом является его содержимое регистра, в противном случае - нули.


Комбинированные схемы

Любое количество входов

Каждый выход может быть представлен чистой логической функцией / уравнением

Примеры

  • Семисегментный дисплей
  • Декодеры: принимают значение, представленное n строками (например, биты в IR), и активируют выходную строку из 2 строк n (сделайте это 1) и других строк с низким уровнем.
  • Encoders: работает противоположно декодеру. Возьмите номер строки из 2 n строк, который равен 1 (все остальные равны 0), и установите выходные n строк, чтобы представить номер этой строки, которая является высокой.
  • Простые схемы управления
  • Сумматоры, множители и т. Д.


Последовательная схема берет выходную линию и повторно использует ее как входную (обратную) линию. Обычно есть другие входные линии, как в комбинационной схеме.

Выход больше не представляет собой простую логическую функцию. Вместо этого вывод основан на предыдущем значении вывода и текущем вводе.

Результатом является последовательность значений во времени, даже если во входных данных нет изменений.Также выход последовательной схемы не изменится при некоторых изменениях входа.

Результат - память

Линия (линии) обратной связи в схеме составляет память.

Пример последовательной цепи

Рассмотрим следующую последовательную схему. В логическую таблицу входит внешний вход a и линия обратной связи x , а также новое выходное значение x ' (которое затем возвращается в схему)

 A 
 Х 
 X '
 0 
 0 
 1 
 0 
 1 
 1 
 1 
 0 
 1 
 1 
 1 
 0 

Какая временная диаграмма? Для чего вы могли бы использовать эту схему?


Триггер

Триггер - это базовое активное устройство памяти с логическим вентилем, предназначенное для хранения одного бита данных.

Простой триггер может быть построен с двумя перекрестно связанными И-НЕ или ИЛИ-ИЛИ.

Используя NOR, вы можете построить "S-R Flip-flop" (SR = Set-Reset)

Таблица истинности триггера SR

  S  
 р 
 К 
 ~ К 
 0 
 0 
 К 
 ~ 
 0 
 1 
 0 
 1 
 1 
 0 
 1 
 0 
 1 
 1 
 0 
 0 

, если оба S и R переключаются с 1 на 0 одновременно...?

Триггер S-R с тактовой частотой

Когда линия синхронизации (Cl) низкая, триггер сохраняет предыдущее значение SR, а S и R могут изменяться случайным образом, не влияя на триггер. Часы на самом деле являются линией управления, которая сигнализирует триггеру, когда следует принять новое значение. Он может быть каким-то образом связан с системными часами, но не обязательно. Это термин, используемый для специальной строки ввода, которая выполняет эту функцию.

Когда линия часов высока, триггер принимает новое значение, основанное на S и R.S и R должны оставаться устойчивыми достаточно долго с высоким тактовым сигналом, чтобы триггер стабилизировался.

D Триггер

«Триггер данных» гарантирует отсутствие колебаний, заставляя R и S дополнять друг друга.

Другие триггеры - это J-K и J-K триггеры, которые являются триггерами, которые гарантируют, что недопустимые значения не могут попасть в цепь обратной связи и разрешают полезные операции со всеми комбинациями входов.


Регистр строительства

Каждый бит требует триггера (D в этом примере). Это 3-битный пример.


Автобус

Автобус состоит из

человек.
  • Линии данных: переносят биты данных между регистрами и другими схемами в ЦП
  • Управляющие линии с различными функциями: часы , для синхронизации, строка, указывающая, что регистр должен читать , строка, чтобы указать, что регистр должен записать свое значение, а для выбрать регистр (адрес регистр)

Строка подбора к регистру

  • Операция чтения из ЦП
    И регистр выберите, как указано выше
    И Часы для синхронизации

Выбор из регистра

  • Операция записи от CPU
    И регистр выберите, как указано выше
    AND Clock

Операция AND может быть объединена с битами данных



Выполнение операции И над регистрами X и Y.

Сложение в логических воротах

  x  
 y 
 Перенести 
 Сумма 
 0 
 0 
 0 
 0 
 0 
 1 
 0 
 1 
 1 
 0 
 0 
 1 
 1 
 1 
 1 
 0 

Полусумматор

  • Перенести = x AND y
  • Сумма = x XOR y

Полный сумматор

Необходимо добавить бит переноса предыдущей суммы

  x  
 y 
 в  I  
 Перенести 
 Сумма 
 0 
 0 
 0 
 0 
 0 
 0 
 0 
 1 
 0 
 1 
 0 
 1 
 0 
 0 
 1 
 0 
 1 
 1 
 1 
 0 
 1 
 0 
 0 
 0 
 1 
 1 
 0 
 1 
 1 
 0 
 1 
 1 
 0 
 1 
 0 
 1 
 1 
 1 
 1 
 1 
  • Перенести = yc i + xy + xc i
  • Сумма = ~ x ~ yc i + ~ xy ~ c i + x ~ y ~ c i + xyc i

Сумматор переноса пульсации

8-битное сложение с использованием полных сумматоров

Какая простая модификация вышеизложенного позволила бы использовать инструкцию ADD с переносом (ADWC)?

Вычитание

Мы хотим вычислить X-Y

  1. X-Y = X + (-Y), то есть преобразовать вычитание в задачу сложения, добавив отрицательное значение Y
  2. X-Y = X + (~ Y) +1, но отрицательное значение - это значение с дополнением до 2, которое находится путем взятия дополнения до 1 к Y и добавления единицы
  3. +1 может быть получено с помощью начального переноса наименее значимого бита, который обычно равен нулю.
  4. Дополнение до единицы - это логическое отрицание. Флипфлопы, которые используются для построения регистров, обычно имеют значение дополнения (~ Q) каждого бита!

Ниже приводится модификация схемы сумматора для реализации вычитания. Показана схема на выходах только одного из битов регистра Y. Линия справа - это линия управления от блока управления ЦП к ALU, согласно которой операция сложения является либо сложением, либо вычитанием. Комбинация логических элементов 2-И-ИЛИ-НЕ является классической схемой для выбора одного из двух входов в качестве выхода.


Цепи умножения обычно состоят из сумматоров и переключателей. Также нужны схемы управления

Есть много методов для выполнения умножения

  • повторить сложение
  • сдвинуть и добавить
  • вариаций по сдвигу и сложению

Некоторые простые анализы по умножению

  • Самая дорогостоящая операция в конечном итоге - операция сложения
  • сдвиг битов и тестирование битов относительно быстро по сравнению с добавлением
  • попытаться свести к минимуму вызов операции добавления.Вычитание стоит столько же, сколько сложение.

A. Повторить добавление

Пример

  25 (MULTIPLICAND или "Q")
x  13  (МНОЖИТЕЛЬ или "M")
= 25 + 25 + 25 + ... + 25 (13 раз)
= 325 (ПРОДУКТ или "P") 

Анализ

  • количество итераций (и добавлений) = M, т.е. производительность зависит от размера M
  • Итак, для эффективности, умножение коммутативно, тогда, если Q
  • Но множитель должен быть положительным; если нет, тогда отрицайте Q и M, и вышеупомянутый тест действительно должен быть | Q | <| M |

Обратите внимание на подпрограмму MULT1, которая выполняет повторное сложение умножения.

B. Сдвинуть и сложить

Пример

  25
  х 13
  75 = 25 + 25 + 25
  25  = 250 (25 сдвинутых однозначных позиций)
 325 

Анализ и наблюдения

  • количество итераций (и максимальное количество добавлений) = сумма цифр M
  • минимальную сумму цифр проверять не стоит
  • убедитесь, что множитель положительный; multiplicand можно оставить отрицательным, если вы уверены, что знак расширен.
  • Мы можем добавлять слагаемые по ходу дела.
  • Выполняя умножение вручную, мы «сдвигаем» множимое влево, чтобы создать диагональный массив слагаемых. Если мы добавляем на лету, мы можем сдвинуть частичный продукт (частичную сумму) вправо.
  25
  х 13
  +75
   7: 5 сдвинуть частичное произведение вправо
 +  25
  32: 5 

В контексте двоичной системы счисления

   11001
  х  1101 
   11001 доп.
  00000 смена Q, без добавления
 11001 сдвиг Q, прибавить
  11001  смена Q, доп.
101000101 

 11001
  х  1101 
  +11001 добавить
  >> 11001 смена P
  +  00000  без добавления
    11001
  >> 11001 смена P
  +  11001  доб.
   1111101
  >> 1111101 смена
  +11001  доб.
  101000101 

Обратите внимание на подпрограмму MULT2, которая выполняет сдвиг и сложение умножения.

C. Алгоритм умножения Бута

Хотите, чтобы положительные и отрицательные множители обрабатывались единообразно, т. Е. Без знакового анализа

Хотите выполнять меньше сложений (и вычитаний), чем в алгоритме сложения / сдвига, если возможно

Идея:

  • Двоичное число обычно рассматривается как сумма степеней 2
  • 28 = 16 + 8 + 4 = 2 4 +2 3 +2 2 = 00011100 2
  • Расшифруйте множитель в серию чередующихся вычитаний и сложений степеней двойки (система счисления «цифра со знаком»)
  • Используйте декодирование для вычисления произведения посредством серии сложений и вычитаний

Система цифр со знаком

Пример

28 = 32-8 + 4 = 2 5 -2 3 +2 2 = 0 0 1 0-1 1 0 0

Также 28 = 32-4 = 2 5 -2 2 = 0 0 1 0 0-1 0 0

Системы счисления со знаком являются избыточными.

Отрицательные числа

  • -28 = -32 + 8-4 = -2 5 +2 3 -2 2 = 0 0-1 0 1-1 0 0
  • -28 = -32 + 4 = -2 5 +2 2 = 0 0-1 0 0 1 0 0

отрицание единицы в положительном представлении

Перевод 2-го дополнения в знаковую систему

Сканирование справа налево с анализом каждой пары битов

00 -> 0
01 -> 1
10 -> -1
11 -> 0 

Пример

28 = 00011100.0 = 0 0 1 0 0 -1 0 0

-28 = 11100100.0 = 0 0-1 0 1-1 0 0

C. Алгоритм Бута

Изменение смены и добавление

Просканируйте M справа налево и проанализируйте пары битов вместо одного бита:

  • , если 01, добавьте Q к P
  • , если 10, вычтите Q из P
  • иначе (если 00 или 11) ничего не делать;
  • во всех случаях сдвигает результат (или Q)

Проверьте подпрограмму MULT3, которая выполняет алгоритм Бута.

D. Модифицированный алгоритм Бута

Примите во внимание, что непосредственно соседняя пара сложения и вычитания может быть заменена одной операцией

Пример

  • 2 3 -2 2 = 2 2
  • 2 n -2 n-1 = 2 n-1
  • -2 n +2 n-1 = -2 n-1

Теперь посмотрите на тройки битов вместо пар (две пары преобразуются в одну тройку).Учет происходящего сдвига в исходном алгоритме:

00 -> Shift
01 -> Добавить, затем Shift
10 -> Sub, затем Shift
11 -> Сдвиг 

Заменить на

000 -> Shift, Shift
001 -> Добавить, Shift, Shift
010 -> Добавить, Shift, Shift
011 -> Shift, Добавить, Shift
100 -> Shift, Sub, Shift
101 ->
110 ->
111 -> 

Обратите внимание на подпрограмму MULT4, которая выполняет модифицированный алгоритм Бута.

Дивизион

Деление - это повторное вычитание. К сожалению, поскольку деление не является коммутативным, существует несколько алгоритмов для эффективного выполнения вычитания.

Пример десятичного числа

    021  R1
13) 274
      26
  14
      13
  1 

Пример двоичного кода

       000010101  R1
1101) 100010010
        1101
  10000
          1101
  1110
            1101
  1 

Реставрационная техника

Сдвинуть следующую цифру делимого для вычитания

Вычтем делитель из дивиденда '

Если разница> 0, установить бит частного

иначе очистить бит частного и добавить делитель обратно (восстановить) в делимое '

Повторяйте, пока все цифры не будут сдвинуты

Примечания к реализации

Деление - это величина, обратная умножению.

Начните с двойного делимого слова и одинарного делителя слова.

Вывести частное по одному слову и остаток по одному слову. Обратите внимание, что возможно переполнение.

По мере уменьшения (сдвига) дивиденда частное растет, так что делимое и частное могут совместно использовать регистровую пару.

Примеры

  • 20/3 = 6 R2 или в двоичном виде: 10100/11 = 0110 R 0010
    R0 R1
0 0 0 1 | 0 1 0 0 начальный
0 0 1 0 | 1 0 0: сдвиг (1)
0 0 1 0 | 1 0 0: 0 суб / восстановление (1)
0 1 0 1 | 0 0: 0 сдвиг (2)
0 0 1 0 | 0 0: 0 1 часть / набор (2)
0 1 0 0 | 0: 0 1 смена (3)
0 0 0 1 | 0: 0 1 1 часть / набор (3)
0 0 1 0: 0 1 1 смена (4)
0 0 1 0: 0 1 1 0 суб / восстановить (4)
остаток: частное 

Обратите внимание на подпрограмму RESDIV, которая выполняет восстановление деления.

Невосстанавливающееся подразделение

Улучшение: действительно не нужно восстанавливать частное; вместо этого продолжайте сдвигать и складывать, а не вычитать.

Только когда операция sub / add приводит к положительному дивиденду, мы устанавливаем бит частного и переключаемся обратно на вычитание.

alexxlab

Добавить комментарий

Ваш адрес email не будет опубликован. Обязательные поля помечены *