Site Loader

Содержание

Комбинационные схемы — CoderLessons.com

Комбинационная схема — это схема, в которой мы объединяем различные элементы схемы, например, кодер, декодер, мультиплексор и демультиплексор. Некоторые характеристики комбинационных схем следующие —

  • Выход комбинационной цепи в любой момент времени зависит только от уровней, присутствующих на входных клеммах.

  • Комбинационная схема не использует никакой памяти. Предыдущее состояние входа не влияет на текущее состояние схемы.

  • Комбинационная схема может иметь n входов и m выходов.

Выход комбинационной цепи в любой момент времени зависит только от уровней, присутствующих на входных клеммах.

Комбинационная схема не использует никакой памяти. Предыдущее состояние входа не влияет на текущее состояние схемы.

Комбинационная схема может иметь n входов и m выходов.

Блок-схема

Мы собираемся разработать несколько важных комбинационных схем следующим образом.

Полумесяц

Половина сумматора представляет собой комбинационную логическую схему с двумя входами и двумя выходами. Схема полусумметра предназначена для сложения двух однобитовых двоичных чисел A и B. Это базовый строительный блок для сложения двух однобитовых чисел. Эта схема имеет два выхода переноса и суммы .

Блок-схема

Таблица правды

Принципиальная электрическая схема

Полный сумматор

Полный сумматор разработан, чтобы преодолеть недостаток схемы Half Adder. Он может добавлять два однобитных числа A и B и переносить c. Полный сумматор представляет собой комбинацию из трех входов и двух выходов.

Блок-схема

Таблица правды

Принципиальная электрическая схема

N-битный параллельный сумматор

Полный сумматор способен добавлять только два однозначных двоичных числа вместе с вводом переноса. Но на практике нам нужно добавить двоичные числа, которые намного длиннее одного бита. Чтобы добавить два n-битных двоичных числа, нам нужно использовать n-битный параллельный сумматор. Он использует несколько полных сумматоров в каскаде. Выход переноса предыдущего полного сумматора соединен с вводом переноса следующего полного сумматора.

4-битный параллельный сумматор

На блок-схеме A 0 и B 0 представляют младший бит четырехбитовых слов A и B. Следовательно, Full Adder-0 является самой низкой ступенью. Следовательно, его C

in постоянно равен 0. Остальные соединения точно такие же, как у n-битного параллельного сумматора, показанного на рис. Четырехбитный параллельный сумматор — очень распространенная логическая схема.

Блок-схема

N-разрядный параллельный вычитатель

Вычитание можно выполнить, взяв 1 или 2 в дополнение к числу, которое должно быть вычтено. Например, мы можем выполнить вычитание (AB), добавив 1 или 2 в дополнение к B к A. Это означает, что мы можем использовать двоичный сумматор для выполнения двоичного вычитания.

4-битный параллельный вычитатель

Вычитаемое число (B) сначала пропускается через инверторы для получения дополнения к 1. Затем 4-разрядный сумматор добавляет A и 2 к B для вычитания. S 3 S 2 S 1 S 0 представляет результат двоичного вычитания (AB), а выходной сигнал C out представляет полярность результата. Если A> B, то Cout = 0 и результат двоичной формы (AB), тогда C out = 1, и результат находится в форме дополнения 2.

Блок-схема

Половина вычитателей

Половина вычитателя представляет собой комбинированную схему с двумя входами и двумя выходами (разность и заем). Он выдает разницу между двумя двоичными битами на входе, а также выводит (заимствовать), чтобы указать, был ли заимствован 1. В вычитании (AB) A называется битом Minuend, а B называется битом Subtrahend.

Таблица правды

Принципиальная электрическая схема

Полные вычитатели

Недостаток половины вычитателя преодолевается полным вычитателем. Полный вычитатель представляет собой комбинационную схему с тремя входами A, B, C и двумя выходами D и C ‘. A — это «minuend», B — «вычитаемое», C — «заем», полученный на предыдущем этапе, D — это результат разницы, а C «- результат заимствования».

Таблица правды

Принципиальная электрическая схема

мультиплексоры

Мультиплексор — это особый тип комбинационной схемы. Есть n входов данных, один выход и m выбор входа с 2m = n. Это цифровая схема, которая выбирает один из n входов данных и направляет его на выход. Выбор одного из n входов осуществляется выбранными входами. В зависимости от цифрового кода, применяемого на выбранных входах, один из n источников данных выбирается и передается на один выход Y. E называется стробирующим или разрешающим входом, который полезен для каскадирования. Обычно это активный терминал низкого уровня, что означает, что он будет выполнять требуемую операцию, когда он низкий.

Блок-схема

Мультиплексоры бывают разных вариантов

  • Мультиплексор 2: 1
  • Мультиплексор 4: 1
  • Мультиплексор 16: 1
  • Мультиплексор 32: 1

Блок-схема

Таблица правды

демультиплексоры

Демультиплексор выполняет обратную операцию мультиплексора, то есть он получает один вход и распределяет его по нескольким выходам. Он имеет только один вход, n выходов, m выбор входа. Одновременно выбирается только одна выходная строка, и вход передается на выбранную выходную строку. Демультиплексор эквивалентен однополюсному многоходовому переключателю, как показано на рис.

Демультиплексоры выпускаются в нескольких вариантах.

  • Демультиплексор 1: 2
  • Демультиплексор 1: 4
  • Демультиплексор 1:16
  • Демультиплексор 1:32

Блок-схема

Таблица правды

дешифратор

Декодер — комбинационная схема. Он имеет n входов и максимум m = 2n выходов. Декодер идентичен демультиплексору без ввода данных. Он выполняет операции, которые в точности противоположны кодировщику.

Блок-схема

Примеры декодеров следующие.

  • Преобразователи кода
  • BCD до семи сегментных декодеров
  • Nixie ламповые декодеры
  • Релейный привод

2 до 4-х строчный декодер

Блок-схема 2-4 линейного декодера показана на рис.

A и B — два входа, где от D до D — четыре выхода. Таблица правды объясняет операции декодера. Это показывает, что каждый выход равен 1 только для определенной комбинации входов.

Блок-схема

Таблица правды

Логическая схема

кодировщик

Энкодер — комбинационная схема, которая предназначена для выполнения обратной операции декодера. Кодер имеет n входных линий и m выходных строк. Кодер генерирует m-битный двоичный код, соответствующий номеру цифрового входа. Кодер принимает n входных цифровых слов и преобразует их в m битов в другое цифровое слово.

Блок-схема

Примеры кодеров следующие.

  • Приоритетные кодеры
  • Десятичный кодировщик в BCD
  • Восьмеричное в двоичный кодировщик
  • Шестнадцатеричный к двоичному кодеру

Приоритетный кодировщик

Это особый тип кодировщика. Приоритет отдается линиям ввода. Если две или более строки ввода равны 1, то будет рассматриваться строка ввода с наивысшим приоритетом. Есть четыре входа D 0 , D 1 , D 2 , D 3 и два выхода Y 0 , Y 1 . Из четырех входов D 3 имеет самый высокий приоритет, а D 0 имеет самый низкий приоритет. Это означает, что если D 3 = 1, то Y 1, Y 1 = 11 независимо от других входов. Аналогично, если D

3 = 0 и D 2 = 1, тогда Y 1, Y 0 = 10 независимо от других входов.

Учебный курс «Информатика»

  • Алгебра логики
  • Логические элементы
  • Построение комбинационных схем
  • Арифметико-логическое устройство
  • Моделирование памяти. Триггер
  • Вопросы и упражнения
  •     Комбинационные схемы строятся из элементарных логических элементов И, ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ и др.

    , нами не рассмотренных. Соединяют эти элементы так, как это следует из логической формулы, т.е. вход одного элемента, в котором часть аргументов обработана как указано в формуле, подключается ко входу другого, где выполняется дальнейшая обработка логической функции. В схеме не должно быть обратных связей, т.е. соединения выходов последующих схем со входами предыдущих.     Двигаясь от начала схемы, на входе каждого элемента записывается буквенное выражение входного сигнала. Входы подаются на условное обозначение логических элементов, на выходе которых записывается логическая формула начала обработки входных сигналов, а затем их выходы соединяются так, как указано в заданной логической функции, и на выходе всей комбинационной схемы записывается выражение выполненной логической функции.     Пример: Пусть дана логическая функция

        Требуется составить комбинационную схему.
        Прежде чем перейдём к рисованию схемы, полезно выяснить следующие вопросы:
        

  • Какие операции используются в логической функции?
        
  • Как заданные операции условно обозначаются?
        
  • Каков порядок выполнения операций?

        Ответив на все эти вопросы, не составит большого труда нарисовать комбинационную схему:

        Другой класс логических схем составляют схемы с внутренней памятью. Такие схемы называют последовательностными. Только анализируя логические схемы можно понять, как работает то или иное логическое устройство

  • Типовые комбинационные схемы

    Логические элементы, описанные в предыдущей главе, представляют собой элементарные базовые компоненты, из которых строятся логические автоматы. Сложные логические автоматы, вообще говоря, состоят из типовых логических узлов, представляющих собой элементарные логические автоматы, строящиеся из логических элементов. Цель данной главы рассмотреть типовые логические узлы комбинационных схем, играющие важную роль в построении логических автоматов, применяющихся для автоматизации технологических процессов, а также в микропроцессорной технике.

    4.1. ДЕШИФРАТОРЫ

    Дешифратор это комбинационная схема, предназначенная для преобразования двоичного кода, поданного на её вход в напряжение активного логического уровня, появляющееся на том выходе схемы, десятичный номер которого соответствует двоичному коду

    на входах.

    4.1.1. Основные понятия о дешифраторах

    Из определения дешифратора следует, что он выполняет преобразование всех комбинаций значений «n» булевых аргументов в один из 2n выходных сигналов, который будет соответствовать минтерму. Такие дешифраторы называются полными, так как они реализуют 2n  минтермов, т.е. все возможные. Поскольку выходной сигнал появляется только на одном выходе дешифратора, то говорят, что дешифратор преобразует двоичный код в «позиционный», т.е. значение выходной функции дешифратора зависит от того, в какой позиции располагается выходной сигнал.

    Полный дешифратор выполняет логические функции

    n

    fi  = Ki

    (ν) =

    ∏ X ep ,

    p =1

    где ν = (X1,…,Xn), i = e1,…en – двоичное число, fi = 0,…2n-1 – десятичное число.

    Для тех, кто забыл приведённые выше обозначения, рекомендую учебное пособие «Логические автоматы. Булева алгебра как математическая система», являющееся первой частью серии «Логические автоматы».

    В соответствии со свойствами минтермов, при каждой комбинации значений входных сигналов дешифратора Xp, только один из его выходов принимает значение логической единицы. Такие дешифраторы называют прямыми полными дешифраторами структуры n x 2n.

    Теперь, когда мы сформулировали основные понятия о дешифраторах, рассмотрим таблицу истинности и схему дешифратора 2 х 4 (преобразующего двухразрядный двоичный код в четырёхразрядный позиционный). Таблица истинности такого дешифратора представлена в табл. 4.1.

    Мы рассматриваем дешифратор такой структуры с целью получения наиболее простой схемы реализации, поскольку с увеличением разрядности дешифрируемого двоичного кода резко усложняется  схема  реализации  дешифратора.  Но  принципы  построения схем дешифраторов остаются одинаковыми для любой разрядности

    двоичного кода.

    Таблица 4.1

    Х2

    Х1

    ƒ0

    ƒ1

    ƒ2

    ƒ3

    0

    0

    1

    0

    0

    0

    0

    1

    0

    1

    0

    0

    1

    0

    0

    0

    1

    0

    1

    1

    0

    0

    0

    1

    Из таблицы истинности легко получить схему реализации, которая представлена на рис. 4.1.

    Рис. 4.1. Схема дешифратора структуры 2 х 4

    Все дешифраторы, выпускаемые в виде интегральных микросхем, работают в коде 8-4-2-1, который является наиболее употребимой системой кодирования десятичных цифр. Этот код часто называют кодом BCD (Binary Coder Decimal). В этом коде десятичные цифры  кодируются первыми десятью  четырёхразрядными двоичными числами. Обозначение 8-4-2-1 отражает значение весовых множителей, приписываемых соответствующим битам в кодирующей группе. Поэтому такую систему кодирования называют двоично-взвешенным кодом или, что встречается ещё чаще, двоичнодесятичным кодом:

    Например, десятичное число 658 в коде 8-4-2-1 BCD запишется следующим образом

    0110

    123

    6

    0101

    123

    5

    1000 ,

    123

    8

    а разложение цифры 6 в двоичном коде по весовым множителям будет таким:

    0110 = 0x23 + 1×22 + 1×21 + 0x20 = 0x8 + 1×4 + 1×2 + 0x1 = 4+2 = 6.

    Надеюсь, теперь понятно, что означают цифры 8-4-2-1? Они показывают, какой разряд двоичного кода имеется в виду. Именно поэтому эти цифры и применяются для обозначения входов дешифраторов (забегая вперёд, отметим, что такие обозначения используются и для других ИЦМ).

    Для обозначения ИЦМ дешифраторов применяется типономинал ИД, а условное графическое изображение дешифратора на схемах имеет вид, представленный на рис. 4.2. Для примера здесь представлено условное обозначение дешифратора ИД3, который входит во многие ТТЛ серии.

    Рис. 4.2. Условное графическое обозначение ИЦМ дешифратора

    Данная микросхема имеет четыре адресных входа 1-2-4-8, два инверсных входа стробирования S, объединенных по И, и 16 инверсных выходов 0…15.

    В интегральном исполнении выпускаются ИЦМ дешифраторов как с прямыми выходами, так и с инверсными, а также дополнительным входом (входами) стробирования, разрешающим процесс дешифрации.

    Наличие двух входов стробирования существенно расширяет возможности использования микросхем. Если на обоих входах стробирования уровень логического нуля, на том из выходов, номер которого соответствует десятичному эквиваленту входного кода (вход

    1 младший разряд, вход 8 — старший), будет уровень логического нуля, на остальных выходах – уровень логической единицы. Если хотя бы на одном из входов стробирования S присутствует уровень логической единицы, то независимо от состояний входов на всех выходах  микросхемы  формируются  уровни  логической  единицы (или, как говорят, неактивный логический уровень).

    Благодаря этому из двух микросхем ИДЗ, дополненных одним инвертором, можно собрать дешифратор на 32 выхода (рис. 4.3).

    Рис. 4.3. Дешифратор на 32 выхода

    Как видно, на адресные входы 1-2-4-8 обоих дешифраторов подаются одинаковые разряды двоичного кода, а вход 16 как бы селектирует (выбирает) одну из микросхем. Пока на входе 16 присутствует  уровень  логического  нуля,  что  соответствует  десятичным

    значениям от 0 до 15, активной является ИЦМ DD1, поскольку на её входе S уровень логического нуля. Уровни логического нуля появляются на тех выходах этой микросхемы, десятичный номер которых соответствует двоичному коду на входах. Микросхема DD2 при этом находится в неактивном состоянии из-за того, что благодаря инвертору DD3. 1 на её входе S присутствует уровень логической единицы. Когда же на входе 16 появляется уровень логической единицы, что соответствует десятичным значениям от 16 до 31, активной является ИЦМ DD2 и результат дешифрации снимается с её выходов.

    Дешифратор на 64 выхода можно по аналогии выполнить на четырех микросхемах ИДЗ и двух инверторов. Такая схема приведена на рис. 4.4.

    Рис. 4.4. Дешифратор на 64 выхода

    Дешифратор на 256 выходов, схема которого приведена на рис. 4.5, реализуется на 17 микросхем ИДЗ. Причём первая микросхема дешифратора выполняет функцию селектора, выбирающего одну из остальных 16 микросхем, которые и выполняют собственно функцию дешифрирования двоичного кода.

    В заключение отметим, что обозначение DC, присутствующее в центральном поле условного графического изображения, происходит от английского слова «decoder».

    Рис. 4.5. Дешифратор на 256 выходов

    Материал взят из книги Логические автоматы Типовые комбинационные схемы (Илюхин А. В.)

    Разница между комбинационной логической схемой и последовательной логической схемой | Сравните разницу между похожими терминами — Технология

    Разница между комбинационной логической схемой и последовательной логической схемой — Технология

    Комбинационная логическая схема против последовательной логической схемы

    Цифровые схемы — это схемы, в которых для работы используются дискретные уровни напряжения, а также логическая логика для математической интерпретации этих операций. Цифровые схемы используют абстрактные элементы схемы, называемые вентилями, и каждый вентиль представляет собой устройство, выход которого является функцией только входов. Цифровые схемы используются для преодоления затухания сигнала, искажения шума, присутствующего в аналоговых схемах. Цифровые схемы делятся на две категории на основе отношений между входами и выходами; Комбинационные логические схемы и последовательные логические схемы.

    Подробнее о комбинационных логических схемах

    Цифровые схемы, выходы которых являются функцией текущих входов, известны как схемы комбинационной логики. Следовательно, схемы комбинационной логики не могут сохранять внутри себя состояние. В компьютерах арифметические операции с сохраненными данными выполняются комбинационными логическими схемами. Полусумматоры, полные сумматоры, мультиплексоры (MUX), демультиплексоры (DeMUX), кодеры и декодеры представляют собой реализацию элементарного уровня комбинационных логических схем. Большинство компонентов арифметико-логического блока (АЛУ) также состоят из комбинационных логических схем.

    Комбинационные логические схемы в основном реализуются с использованием правил суммы произведений (SOP) и произведений суммы (POS). Независимые рабочие состояния схемы представлены булевой алгеброй. Затем был упрощен и реализован с помощью NOR, NAND и NOT Gates.

    Подробнее о схемах последовательной логики

    Цифровые схемы, выход которых является функцией как текущих входов, так и прошлых входов (другими словами, текущего состояния схемы), известны как последовательные логические схемы. Последовательные схемы имеют возможность сохранять предыдущее состояние системы на основе текущих входов и предыдущего состояния; поэтому говорят, что последовательная логическая схема имеет память и используется для хранения данных в цифровой схеме. Простейший элемент последовательной логики известен как защелка, где он может сохранять предыдущее состояние (защелкивает память / состояние). Защелки также известны как триггеры (f-f), и в истинной структурной форме это комбинационная схема с одним или несколькими выходами, возвращаемыми в качестве входов. JK, SR (Set-Reset), T (Toggle) и D — обычно используемые триггеры.

    Последовательные логические схемы используются почти во всех типах элементов памяти и конечных автоматах. Конечный автомат — это модель цифровой схемы, в которой возможны состояния, если система конечна. Почти все последовательные логические схемы используют часы, и они запускают работу триггеров. Когда все триггеры в логической схеме срабатывают одновременно, эта схема называется синхронной последовательной схемой, а схемы, которые не запускаются одновременно, называются асинхронными схемами.

    На практике большинство цифровых устройств основано на сочетании комбинационных и последовательных логических схем.

    В чем разница между комбинационными и последовательными логическими схемами?

    • Выход последовательной логической схемы основан на входах и текущих состояниях системы, в то время как выход комбинационной логической схемы основан только на текущих входах.

    • Схемы последовательной логики имеют память, в то время как схемы комбинационной логики не имеют возможности сохранять данные (состояние)

    • Комбинационные логические схемы используются в основном для арифметических и булевых операций, а последовательные логические схемы используются для хранения данных.

    • Комбинационные логические схемы построены с логическими вентилями в качестве элементарного устройства, в то время как в большинстве случаев последовательные логические схемы имеют (f-f) в качестве элементарной строительной единицы.

    • Большинство последовательных схем синхронизируются (запускаются для работы с электронными импульсами), тогда как комбинационная логика не имеет часов.

    12 Комбинационные логические схемы — Комбинационные логические схемы

    Тема: Комбинационные логические схемы.

    Комбинационными называются логические устройства, выходные сигналы которых однозначно определяются комбинацией входных сигналов в тот же момент времени. Они используются в информационно-измерительных системах и ЭВМ, в системах автоматического управления, в устройствах промышленной автоматики и т.п.

    Построение комбинационного логического устройства осуществляется следующим образом. По требуемому алгоритму работы составляются таблица истинности и соответствующее ей логическое уравнение. Это уравнение минимизируется по правилам алгебры логики с целью упрощения и затем строится логическая схема на базе логических элементов (ЛЭ) И-НЕ, ИЛИ-НЕ. Наряду с построением устройств промышленность изготавливает наиболее часто встречающиеся комбинационные логические схемы (КЛС) в виде интегральных микросхем. Примерами КЛС являются шифраторы, дешифраторы, кодопреобразователи, устройства сравнения (компараторы), мультиплексоры, демультиплексоры, сумматоры, арифметико-логические устройства и др.

    Вопрос 1. Дешифратор.

    Дешифратор(декодер) представляет собой комбинационное устройство, в котором при каждой комбинации входных переменных формируется сигнал высокого или низкого уровня только на одном выходе. Дешифратор называется полным, если число выходов n равно числу возможных наборов сигналов на m входах, т.е. n=2m. Неполный дешифратор имеет меньшее число выходов. Дешифратор может иметь стробирующий (управляющий) вход. Сигнал на этом входе разрешает или запрещает выполнение операции дешифрования.

    Работа дешифратора определяется таблицей истинности (табл. 10.1). Дешифратор реализует логические функции:

    ; ; ; …; .

    Он позволяет преобразовать четырехразрядный двоичный код, поступивший на входы А0…А3, в напряжение низкого уровня, появляющееся на одном из шестнадцати выходов . Если входные переменные представить как двоичную запись чисел, то логический нуль формируется на том выходе, номер которого соответствует десятичной записи того же числа (см. табл.10.1). Кроме четырех входов А0…А3 устройство имеет еще два входа  и  разрешения дешифрации. Они играют роль стробирующих входов, если на них подан низкий уровень напряжения. Если хотя бы на одном из входов и  установить высокий уровень, то на всех выходах будет высокий уровень напряжения. Такой режим используется при наращивании числа разрядов дешифрируемого кода.

    Таблица10.1

    Примечание: здесь и далее x — любое значение сигнала.


    Входы и  можно использовать как логические, тогда микросхема ИД3 служит демультиплексором данных. Входы А0…А3 в этом случае используются как адресные, чтобы направить поток данных, принимаемых входами или , на один из выходов. Подобные задачи возникают при дистанционном управлении, в преобразователях последовательного кода в параллельный и т.п.

    Принцип выбора “1 из n” используется для управления индикаторами в устройствах отображения информации, в различных схемах распределителей импульсов по нескольким каналам (в данном случае — до 16). Как видно из рис.10.1, на выходе 1 высокий логический уровень появится только при кодовом наборе 0000, на выходе 2 — при наборах 1000 или 1010.

    Если в системах управления применяется генератор тактовых импульсов и четырехразрядный счетчик, то дешифратор можно использовать в качестве делителя частоты (см. рис.10.1) или формирователя импульсов (рис.10.2), благодаря цикличности «перемещения» логических уровней по выходам. Формирование конечной последовательности импульсов может осуществляться различными способами (см. рис.10.2). Например, на выходе 1 длительность сформированного импульса равна половине цикла, т.к. переключение -триггера происходит при прохождении нулевого сигнала на выходах 0 и 8 дешифратора. При выборе других точек подключения входа 2 скважность (q=Tцикла/tимп) можно изменять в широких пределах (от 1,1 до 16). В другом примере на рис.10.2 показан простой способ получения пакета из двух импульсов на выходе одного ЛЭ. Аналогичная схемотехника используется и для формирования последовательности импульсов различной длительности.

    Вопрос 2. Мультиплексор.

    Мультиплексор(управляемый кодом переключатель) предназначен для коммутации одного из m входов на выход. Входы мультиплексора (m — информационных и к — управляющих) находятся в следующем соответствии: m=2к. Выход обычно один, он может быть прямым или инверсным.

    Микросхема К155КП5 представляет собой восьмиканальный мультиплексор без стробирования (рис.10.3). Основу его схемы составляет один ЛЭ 4И-8ИЛИ-НЕ и 6 простых инверторов. Он имеет 8 информационных входов D0… D7, 3 адресных входа V0…V2 и выход .


    Логическое уравнение имеет вид:

    Состояние мультиплексора определяется таблицей истинности (табл. 10.2). Как видно из таблицы, мультиплексор выполняет функции простого инвертора только по тому каналу, номер которого соответствует двоичному коду адресных входов. Поэтому мультиплексор нашел широкое применение в качестве преобразователя параллельного кода в последовательный, для передачи информации по линиям связи и для последовательного опроса (контроля) при большом числе каналов или устройств.

    Таблица10.2

    Адресные входы

    Информационные входы
    Выход

    V2

    V1

    V0

    D0

    D1

    D2

    D3

    D4

    D5

    D6

    D7

    0

    0

    0

    0

    x

    x

    x

    0

    x

    x

    x

    1

    0

    0

    0

    1

    x

    x

    x

    1

    x

    x

    x

    0

    0

    0

    1

    x

    0

    x

    x

    x

    x

    x

    x

    1

    0

    0

    1

    x

    1

    x

    x

    x

    x

    x

    x

    0

    . ..

    1

    1

    1

    x

    x

    x

    x

    x

    x

    x

    0

    1

    1

    1

    1

    x

    x

    x

    x

    x

    x

    x

    1

    0

                                          Таблица 10.3

    Входы

    Выходы

    Ai

    Bi

    Pi

    Si

    Pi+1

    0

    0

    0

    0

    0

    0

    0

    1

    1

    0

    0

    1

    0

    1

    0

    0

    1

    1

    0

    1

    1

    0

    0

    1

    0

    1

    0

    1

    0

    1

    1

    1

    0

    0

    1

    1

    1

    1

    1

    1

    Вопрос 3. Сумматор.

    Сумматор предназначен для сложения двух чисел, заданных в двоичном коде. Число входов и выходов сумматора определяется разрядностью слагаемых. Одноразрядный двоичный сумматор характеризуется таблицей истинности (табл.10.3). Такой сумматор называется полным, т.к. обрабатывает сигнал переноса с предыдущего разряда Pi и выдает сигнал переноса на последующий разряд Pi+1. Схемотехника сумматоров строится на ЛЭ «исключающее ИЛИ» (функция «неравнозначность») для суммирования и ЛЭ И-НЕ для переноса:

    Pi+1=AiBi+(AiB)Pi;      Si=(AiBi)Pi.

    Микросхема К155ИМ3 (рис.10.4) представляет собой четырехразрядный сумматор с параллельным поразрядным сложением и последовательным формированием сигнала переноса. Он имеет два четырехразрядных числа по входам данных А0…А3 и В0…В3, а по входу РО — сигнал переноса с предыдущего разряда. Сумма разрядов входных чисел появляется на выходах S0…S3. На выходе Р4 выделяется сигнал переноса на последующий разряд.

    Суммирование происходит по уравнению:

    P0+20(A0+B0)+21(A1+B1)+22(A2+B2)+23(A3+B3)=20S0+21S1+22S2+23S3+24P4.

    Сумматор можно использовать для вычитания чисел. Для этого вычитаемое представляют в дополнительном коде, который образуется из обратного (инверсного) кода добавлением к нему единицы. Так, четырехразрядное число В, записанное в прямом коде Впр3В2В1В0, может быть представлено в обратном коде и в дополнительном коде Вдоп обр+1.

    Операцию вычитания можно представить в виде

    Апр‑Впрпрдоп‑10000.

    Сумматор может работать и как компаратор чисел. Для этого второе сравниваемое число подают в обратном коде (например, через инверторы). Тогда при А=В на выходах S0=S1=S2=S3=1, P4=0; при А>ВР4=1.

    Контрольные вопросы

    1. Чем отличаются КЛС от ЛЭ?Дайте сравнительный анализ на конкретных примерах.

    Лекция «3 Общая характеристика источников энергии» также может быть Вам полезна.

    2. Объясните назначение и области применения дешифратора.

    3. Каков принцип работы дешифратора?

    4. Каким образом с помощью мультиплексора можно обеспечить постоянный обегающий контроль 6 различных каналов или выходов ЛЭ?

    5. Равноценны ли по своему функциональному назначению управляющие входы дешифратора и адресные входы мультиплексора?

    6. Объясните принцип действия сумматора.

    7. Как реализуется вычитание двоичных чисел?

    Введение в учебное пособие по последовательным логическим схемам

    Последовательный логические схемы представляет собой форму двоичной схемы, в ее конструкции используются один или несколько входов и один или несколько выходов, состояния которых связаны с некоторыми определенными правилами, которые зависят от предыдущих состояний. И входы, и выходы могут достигать одного из двух состояний: логический 0 (низкий) или логическая 1 (высокий). В этих схемах их выход зависит не только от комбинации логических состояний на его входах, но, более того, от логических состояний, которые существовали ранее. Другими словами, их выход зависит от ПОСЛЕДОВАТЕЛЬНОСТИ событий, происходящих на входах схемы. Примеры таких схем включают часы, триггеры, двухсторонние контуры, счетчики, память и регистры. Действия цепей зависят от диапазона основных подсхем.



    Что такое последовательная логическая схема?

    Непохожий Комбинационные логические схемы могут изменять состояние в зависимости от реальных сигналов, которые подаются на их входы, в то же время, последовательные логические схемы включают в себя некоторую форму встроенной «памяти», поскольку они способны учитывать свое предыдущее состояние ввода, а также люди действительно присутствуют, своего рода эффект «до» и «после» связан с последовательными логическими схемами. Очень простая последовательная схема без входов может быть создана с использованием инвертора для формирования петли обратной связи


    Блок-схема последовательной логической схемы



    Методика проектирования последовательных логических схем

    1. Эта процедура включает следующие шаги
    2. Сначала построим диаграмму состояний
    3. Возьмем таблицу состояний или представление эквивалентности, например диаграмму состояний.
    4. Количество состояний может быть уменьшено с помощью техники сокращения состояний.
    5. Проверьте количество необходимых триггеров
    6. Выберите тип шлепки использоваться
    7. Вывести уравнения возбуждения
    8. Используя карту или другой метод упрощения, выведите функцию вывода и функции ввода триггера.
    9. Нарисуйте логическую схему или список логических функций, из которых можно получить логическую схему.

    Типы последовательных логических схем

    Есть три типа последовательных схем:

    • Событийный
    • Часы с управлением
    • С импульсным управлением

    Типы последовательных логических схем


    Событийно-ориентированный: — Асинхронные схемы, которые могут сразу изменять состояние при включении. Асинхронная (основной режим) последовательная схема: поведение зависит от расположения входного сигнала, который непрерывно изменяется во времени, а выходной сигнал может быть изменен в любое время (без часов).

    Часы с управлением: Синхронные схемы, которые синхронизируются по определенному тактовому сигналу. Синхронная (режим фиксации) последовательная схема: поведение может быть определено на основе сведений о схемах, которые достигают синхронизации с помощью сигнала синхронизации, называемого часами.

    С импульсным управлением: Это смесь из двух, которая реагирует на запускающие импульсы.


    Примеры последовательных логических схем

    Часы

    Изменения состояния большинства последовательных цепей происходят в моменты времени, указанные в тактовых сигналах автономного режима. Как следует из названия, последовательные логические схемы требуют средства, с помощью которого события могут быть упорядочены.

    Последовательная схема синхронизации

    Изменения состояния контролируются часами. «Часы» — это специальная схема, которая отправляет импульсы с точной шириной импульса и точным интервалом между последовательными импульсами. Интервал между последовательными импульсами называется временем тактового цикла. Тактовая частота обычно измеряется в мегагерцах или гигагерцах.

    Шлепки

    Основной строительный блок комбинационной схемы имеет логические ворота , хотя на самом деле основным строительным блоком последовательной схемы является триггер. Триггер все чаще и чаще используется в регистрах сдвига, счетчиках и устройствах памяти. Это запоминающее устройство, способное хранить один бит данных. Триггер имеет два входа и два выхода, обозначенных как Q и ​​Q ’. Это нормально и дополняет.

    Шлепки

    Би-конюшни

    В большинстве случаев би-конюшни обозначаются прямоугольником или кружком. Линии внутри или вокруг би-конюшни не только обозначают их как би-конюшни, но также показывают, как они функционируют. Би-конюшни бывают двух видов с защелкой и вьетнамкой. Бистабильники имеют два стабильных состояния: одно — SET, а другое — RESET. Они могут сохранять любую из этих стадий неопределенно долго, что делает их полезными для хранения. Защелки и триггеры отличаются тем, как они переходят из одного состояния в другое.

    Бистабильные входные и выходные сигналы

    Счетчики

    Счетчик это регистр, который проходит через заранее определенную последовательность состояний при подаче тактовых импульсов. С другой стороны, счетчик — это некая последовательная схема, диаграмма состояний которой представляет собой один цикл. Другими словами, счетчики — это частный случай конечного автомата. Результатом обычно является значение состояния.

    Базовая схема счетчика

    Есть два типа счетчиков: асинхронные счетчики (счетчик пульсаций), а второй — синхронные счетчики. Асинхронный счетчик — это тактовый сигнал (CLK), который просто используется для тактирования первого FF. Каждый FF (кроме первого FF) синхронизируется предыдущим FF. Синхронный счетчик — это тактовый сигнал (CLK), который действует для всех FF, что означает, что все FF используют один и тот же тактовый сигнал. Таким образом, выход изменяется одновременно.

    Регистры

    Регистры представляют собой тактируемые последовательные схемы. Регистр — это набор триггеров, каждый из которых может хранить один бит информации. N-разрядный регистр состоит из n триггеров и может хранить n бит информации. Помимо триггеров, регистр обычно содержит комбинационную логику для выполнения некоторых простых задач. Триггеры содержат двоичную информацию. Шлюз для определения того, как информация сдвигается в регистр. Счетчики — это особый вид регистров. Счетчик проходит заданную последовательность состояний.

    Регистровая цепь

    Воспоминания

    Элементами памяти могут быть все, что создает прошлое значение, доступное в некоторых будущих устройствах времени, которые могут видеть двоичное значение. Элементы памяти обычно представляют собой триггеры. Вывод в память, который рассматривается как «текущее состояние» схемы, представляет собой числовую метку. Состояние включает в себя всю информацию о прошлом, необходимую для определения текущего выхода.

    Различия между комбинационными и последовательными логическими схемами
    Комбинационные схемы Последовательные схемы
    Схема, выход которой в любой момент времени зависит только от входа, присутствующего только в этот момент, известна как комбинационная схема.Схема, выход которой в любой момент времени зависит не только от текущего входа, но и от прошлого выхода, называется последовательной цепью.
    Эти типы схем не имеют блока памяти.Эти типы схем имеют блок памяти для хранения прошлых выходных данных.
    Это быстрее.Это медленнее.
    Их легко разработать.Их сложно разработать.
    Примеры комбинационных схем: полусумматор, полный сумматор, компаратор величин, мультиплексор, демультиплексор и т. Д.Примеры последовательных схем: триггер, регистр, счетчик, часы и т. Д.

    Компьютерные схемы состоят из схем комбинационной логики и схем последовательной логики. Комбинационные схемы производят выходы сразу же после изменения их входа. Последовательные схемы требуют, чтобы часы контролировали их изменения состояния. Основным элементом последовательной схемы является триггер, а поведение триггеров SR, JK и D является наиболее важным, чтобы знать. Кроме того, любые вопросы относительно этой схемы или электротехнические и электронные проекты , пожалуйста, оставьте свой отзыв, оставив комментарий в разделе комментариев ниже. Вот вам вопрос, какова функция последовательной логической схемы?

    Фото:

    Разница между комбинационной и последовательной схемами (со сравнительной таблицей) — Тек

    Разница между комбинационной и последовательной схемами — Тек

    Содержание:

    Ключевое различие между комбинационной и последовательной схемами состоит в том, что результат комбинационной схемы зависит только от входа, присутствующего в этот момент, в то время как в последовательной схеме вывод логики зависит не только от последнего ввода, но и от более ранних выходов. В схеме комбинационной логики нет обратной связи, но когда дело доходит до схемы последовательной логики, обратная связь является важной частью схемы. Таким образом, сгенерированные выходные данные учитывают как настоящие, так и прошлые результаты.

    Сравнительная таблица

    Основа для сравненияКомбинационная схемаПоследовательная схема
    БазовыйВыход определяется текущим состоянием входов.Как текущий вход, так и выход в прошлом состоянии используются для идентификации выхода.
    Возможность храненияНе хранит данные.Может хранить небольшой объем данных.
    заявкаИспользуется в сумматорах, кодировщиках, мультиплексорах и т. Д.Вьетнамки и защелки.
    ЧасыСхемы не полагаются на часы.Часы используются для выполнения функций запуска.
    Обратная связьНет необходимости в обратной связи.Обратная связь обязательна.


    Определение комбинационной схемы

    А комбинационная схема состоит из связанного набора нескольких вентилей, который в данный момент производит выходные данные, специфичные для входа. Базовые И, ИЛИ и НЕ или универсальные вентили И-НЕ и ИЛИ-ИЛИ являются фундаментальными строительными блоками комбинационной схемы. Как показано на приведенной ниже схеме комбинационной схемы, выходные линии сразу же следуют за входными линиями. Одним из типичных примеров комбинационной схемы является декодер, который используется для преобразования данных двоичного кода в данные десятичного кода.

    В этих схемах выходной сигнал, сгенерированный в то время, будет зависеть от входа в конкретное время. Существует три разновидности комбинационных логических схем — арифметические и логические функции, передача данных и преобразователи кода. В состав арифметических и логических схем входят сумматоры, вычитатели, компараторы, PLD и т. Д. Точно так же цепи передачи данных — это мультиплексоры, демультиплексоры, кодеры, декодеры и так далее. BCD и 7 сегментов — это схемы преобразователя кода.

    Обычно комбинационная схема состоит из n двоичных входов и m двоичных выходов. Он реализует важнейшие функции цифрового компьютера.

    Значимые характеристики комбинационной схемы

    • Таблица истинности: Он генерирует количество двоичных выходных сигналов m для набора из 2п входные сигналы.
    • Графический символ: Показывает связанный макет ворот.
    • Булевы уравнения: Выходные сигналы выражаются в форме логической функции входных сигналов.

    Определение последовательной цепи

    А последовательная цепь — это класс схем, результат которых зависит как от текущих входных данных, так и от прошлых выходов. Особенностью этой схемы является то, что состояние выхода изменяется в соответствии с последовательностью вставки входа. Это означает, что последовательные схемы содержат объем памяти для хранения немедленных результатов. Например, он может запомнить, какой логический уровень 0 или 1 подключен к его входу, а также использовать этот факт на выходе. Это запоминающее устройство может состоять из простого логического элемента ИЛИ.

    Существуют различные устройства, которые реализуют последовательные схемы, такие как защелки, триггеры и регистры. Эти входные данные изменяются из одного из двух состояний. Последовательные схемы делятся на две категории: синхронный а также асинхронный схемы. Схема считается синхронной, когда внутреннее состояние машины изменяется в определенное время, управляемое часами.

    Вывод

    Устройства, построенные по комбинационной схеме, не требуют для своей работы предыдущего выхода. С другой стороны, последовательной схеме необходимы предыдущие выходы для ее функционирования и получения точных результатов.

    Базовые комбинационные схемы: типы и примеры — видео и стенограмма урока

    Типы комбинационных схем

    Рассмотрим некоторые из наиболее распространенных комбинационных схем:

    Сумматор

    Сумматор — это цифровая схема, которая используется для сложения числовых значений. Это одна из самых основных схем, которая используется в арифметико-логических устройствах вычислительных устройств. Есть два типа сумматоров. Полусумматоры вычисляют однозначные числа, а полные сумматоры вычисляют большие числа.

    Полусумматор

    Полусумматор складывает два однозначных двоичных числа и формирует основу для всех операций сложения в вычислениях. Если у нас есть две одиночные двоичные цифры, A и B, то полусумматор складывает их со схемой, имеющей два выхода: сумму и перенос. Перенос представляет любое переполнение от сложения двух чисел. Это представлено на следующем рисунке блок-схемы:

    Кроме того, следующая таблица истинности демонстрирует все возможные выходные значения для различных входных комбинаций полусумматора.

    Таблица 1: Таблица истинности — полусумматор

    A Б С С
    0 0 0 0
    0 1 1 0
    1 0 1 0
    1 1 0 1

    На следующем рисунке представлена ​​логическая схема полусумматора:

    Сумма S представлена ​​булевым выражением S = A’B + AB’ и C = AB номера битов в дополнение к цифре переноса на его входе, как показано на этом рисунке:

    Следующая показанная здесь таблица истинности демонстрирует все возможные выходы для различных входных комбинаций с переносом входной цифры:

    Б Цин Со С 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 1 1 1 1 1 1

    Логическое выражение для полного сумматора: S = A’B’Cin + A’BCin’ + AB’Cin’ + ABCin и C = A’BCin + AB’Cin + ABCin’ + ABCin. Здесь A и B — все возможные двоичные входы, а C — перенос. Например, если A равно 0, B равно 0, а Cin равно 1, тогда:

    S = (0’0’1)+ (0’01’)+(00’1′)+(001) = (111)+(100)+(010)+(001) = (1)+(0)+(0)+(0) = 1

    C = (0’01)+(00’1)+(001′)+(001) = (101)+(011)+(000)+(001) = (0)+(0)+ (0)+(0) = 0

    S = 1 и C = 0

    Вычитатели

    Вычитатель используется для вычитания одного числа из другого.Поскольку мы имеем дело с двоичными цифрами, для достижения этой цели используются дополнения до 1 и 2. В выполнении базового вычитания задействованы три бита: уменьшаемое (X), вычитаемое (Y) и заимствование (Bi) , которое вводится из предыдущего бита. Выходными данными являются разница (D) и бит заимствования (Bout) .

    Полувычитатель

    Когда вычитание выполняется только между двумя битами, используется полувычитатель , аналогичный полусумматору.На этом изображении представлена ​​комбинационная схема полувычитателя, а также таблица полувычитателя:

    Таблица 3: Таблица истинности — половинный вычитатель

    X Д Д=(Х-У) Бут
    0 0 0 0
    0 1 1 1
    1 0 1 0
    1 1 0 0

    Булевы выражения следующие:

    D = X’Y + XY’

    Bout = X’Y

    Пример: Если наши входы X и Y равны 0 и 1, то дополнение 0 равно 1 и наоборот.

    D = (0’1)+(01′) = (11)+(00) = 1 и Bout = (0’1) = (11) = 1

    Полный вычитатель

    Комбинационная схема полный вычитатель выполняет операцию вычитания трех битов: уменьшаемого, вычитаемого и заимствованных битов. Схема генерирует два выхода, состоящие из рассчитанной разницы, D и заимствования.

    Таблица 4: Таблица истинности — полный вычитатель

    X Д Корзина D=X-Y-Bin Бут
    0 0 0 0 0
    0 0 1 1 1
    0 1 0 1 1
    0 1 1 0 1
    1 0 0 1 0
    1 0 1 0 0
    1 1 0 0 0
    1 1 1 1 1

    Логические выражения:

    D = X’Y’Bin + X’YBin’ + XY’Bin’ + XYBin

    Bout = X’Y’Bin + X’YBin’ + X’YBin + XYBin

    Например, когда X = 1, Y = 0 и Bin = 1

    D = (1’0’1)(1’01’)(10’1′)(101) = (011)+(000)+ (110)+(101) = (0)+(0)+(0)+(0) = 0

    Bout = (1’0’1)(1’01’)(1’01)(101) = (011)+(000)+(001)+(101) = (0)+(0)+(0)+(0) = 0

    Мультиплексоры

    Мультиплексоры представляют собой комбинационные схемы, предназначенные для выбора одной из ввод нескольких данных и получение одного вывода. Они обычно используются в коммуникационных передачах.

    Линии ввода выбираются в зависимости от входов выбора, называемых линиями управления. Двоичное состояние этих входов может быть либо низким «0», либо высоким «1». Мультиплексоры имеют четное количество линий ввода данных D как 2N с соответствующим количеством линий управления S.

    Мультиплексоры бывают разных уровней. Существуют мультиплексоры 2:1, 4:1, 16:1 и 32:1.

    В следующей таблице показана таблица истинности для мультиплексора 2:1.

    Из таблицы истинности видно, что всякий раз, когда E имеет низкий уровень на входе логического 0, данные D0 блокируются, в то время как D1 передает данные через мультиплексор на выход Y. Когда E имеет высокий уровень на логической 1, D1 блокируется, когда D0 проходит вход через мультиплексор на выход.

    Таблица 5: Таблица истинности — мультиплексор 2:1

    E Д1 Д0 Д
    0 0 0 0
    0 0 1 0
    0 1 0 1
    0 1 1 1
    1 0 0 0
    1 0 1 1
    1 1 0 0
    1 1 1 1

    Логическое выражение: Y = (D1E’) + (D0E)

    Пример: Когда D1 = 0, D0 = 1 и E = 1

    Y = (01′)+(11) = (0)+ (1) = 1

    Демультиплексор

    Демультиплексор выполняет операцию, обратную мультиплексору. Это означает, что он получает один вход данных и в зависимости от выбора своих линий управления выдает несколько выходов. Его также называют распространителем данных. Он преобразует один последовательный вход в параллельные выходные данные на выходной линии. На следующем рисунке представлена ​​блок-схема демультиплексора:

    Следующий рисунок представляет собой логическую схему демультиплексора 1:4, где Din — входные данные, S0 и S1 — линии выбора, а A, B, C и D — выходы.

    Оттуда мы можем проверить таблицу истинности для демультиплексора, который появляется здесь:

    S1 С2 А Б С Д
    0 0 Дин 0 0 0
    0 1 0 Дин 0 0
    1 0 0 0 Дин 0
    1 1 0 0 0 Дин

    Этот демультиплексор 1:4 содержит логическое выражение для различных выходов A, B, C или D, которые выбираются в зависимости от логического состояния линий S1 и S2 следующим образом:

    A = S1′ S2’Din

    B = S1’S2Din

    C = S1S2’Din

    D = S1S2Din

    Кодер

    Кодер представляет собой комбинационную схему, имеющую не более 2n выходов, при этом n входных линий равно n. количество бит.На следующем рисунке показана блок-схема кодера 4:2. Он имеет 4 входных бита (22) и 2 выходных бита (n = 2). Кроме того, у нас есть таблица истинности для энкодера, появляющаяся здесь:

    Таблица 7: Таблица истинности — энкодер

    X3 Х2 Х1 Х0 Y1 Y2
    0 0 0 1 0 0
    0 0 1 0 0 1
    0 1 0 0 1 0
    1 0 0 0 1 1

    Имеется 4 входа: X0, X1, X2, X3.Успешный выход обозначается высоким уровнем, обозначаемым выходным значением = 1. Глядя на таблицу истинности, Y1 дает результат только тогда, когда X2 или X3 имеют высокий уровень (1).

    Логическое выражение, следовательно, Y1 равно X2 + X3. Опять же, Y2 дает выход только тогда, когда X1 или X3 имеют высокий уровень (1). Таким образом, логическое выражение для Y2 будет Y2 = X1 + X3.

    Логическое выражение схемы: Y1 = X2 + X3 и Y2 = X1 + X3

    Вход X0, когда высокий (=1), не дает никакого выхода, поэтому он не играет роли в выходных выражениях для Y1 и Y2.Следовательно, его избыточность приводит к его отсутствию в логической схеме.

    Логическая схема, полученная из этого логического выражения, выглядит следующим образом:

    Декодер

    Декодер преобразует n входных строк в максимум 2n выходных строк. Одна выходная линия будет активным максимумом на основе входных комбинаций.

    На приведенном ниже рисунке показана логическая схема декодера 2:4. E — бит включения, X — входы, Y — выходы.

    Вот наша последняя таблица истинности для нашего декодера 2:4:

    E Х1 Х2 Y1 Y2 Y3 Y4
    0 0 0 0 0
    1 0 0 0 0 0 1
    1 0 1 0 0 1 0
    1 1 0 0 1 0 0
    1 1 1 1 0 0 0

    Boolean Выражения:

    y1 = ex1x2

    y2 = ex1x2 ‘

    y3 = ex1’x2

    y4 = Ex1’x2′

    Сводка урок

    Давайте возьмем пару моментов для просмотра, что мы узнал о комбинационных схемах, тем более что их было так много, что мы рассмотрели.

    Сначала мы узнали, что комбинационных схем (CC) состоят из различных строительных блоков электронных схем, называемых логическими вентилями. Мы также узнали, что логический элемент является основным строительным блоком любой электронной схемы. Существуют различные типы комбинационных схем, которые служат разным целям. Некоторые выполняют арифметические операции, например, половинный сумматор , который вычисляет одноразрядные числа, и полный сумматор , который вычисляет большие числа.Мы также узнали о половинных вычитателях , которые используются, когда вычитание выполняется только между двумя битами, и полных вычитателей , которые выполняют операцию вычитания над 3 битами, уменьшаемым, вычитаемым и заимствованными битами. Мы также узнали о мультиплексорах , которые представляют собой комбинационные схемы, предназначенные для выбора одного из множества входов данных и выдаче одного вывода, и демультиплексорах , которые получают одиночный ввод данных и, в зависимости от выбора линий управления, производят несколько выходов. Кодировщики представляют собой комбинационную схему, которая имеет максимум 2n входных строк, производящих n выходов, а декодеры преобразуют n входных строк в максимум 2n выходных строк.

    Комбинационные схемы служат распределителями данных в сетях связи и телекоммуникаций. Эти схемы являются энергозависимыми носителями сигналов и не используют какую-либо форму, память или запоминающее устройство. Теперь вы должны знать обо всех основных комбинационных схемах, о том, как они работают и для чего используются.

    комбинационных схем | «АСПИРАНТЫ»

    Логические схемы можно разделить на два типа.

    • Комбинационная логическая схема и
    • Последовательная логическая схема.

    Комбинационная логическая схема: Комбинационная логическая схема состоит из логических вентилей, выход которых определяется комбинацией токовых входов.

    • Состоит из входных переменных, логического вентиля и выходных переменных.
    • Обратная связь не требуется.
    • Память не требуется.

    • Примеры комбинационных схем: мультиплексор, декодер, кодировщик, параллельные сумматоры и т. д.

    Последовательная логическая схема: Эта схема состоит из логических элементов, расположенных параллельно, и ее выход определяется комбинацией текущего входа и предшествующего выхода. Последовательная схема также содержит элементы памяти, способные хранить информацию предыдущего вывода.

    • Примеры последовательных схем: триггеры, сдвиговые регистры, счетчики и т. д.

    Логические элементы

    Логический вентиль — это идеализированное или физическое устройство, реализующее логическую функцию, то есть оно выполняет логическую операцию на одном или нескольких логических входах и выдает один логический выход.

    Логические элементы можно классифицировать как

    .
    • НЕ, И, ИЛИ — основные ворота.
    • NAND, NOR — универсальные вентили.
    • EXOR, EXNOR представляют собой арифметические схемы или преобразователи кодов или компараторы.

    НЕ вентиль (инвертор)

    Таблица истинности для шлюза НЕ:

    Обозначение цепи для шлюза NOT:

    И Ворота

    Свойства логики И:

    1. Коммутативное право: AB = BA
    2. Ассоциативный закон: ABC = (AB) C = (AC)B = A(BC)

    Таблица истинности шлюза ИЛИ

    Свойства логики ИЛИ:

    1. Коммутативный закон: A + B = B + A
    2. Ассоциативный закон: (А + В + С) = (А + В) + С = А + (В + С)

    Ворота И-НЕ

    Свойства логики И-НЕ:

    1. Коммутативное право:
    2. Ассоциативный закон:

    Ворота NOR

    • Элемент NOR подчиняется коммутативному закону, но не подчиняется ассоциативному закону

    Ворота EXOR

    Свойства логики EXOR:

    • Включить вход = 0
    • Отключить ввод = 1
    • Его также называют лестничным выключателем.
    • Широко используется для генерации и обнаружения четности.
    • Когда оба входа различны, на выходе устанавливается высокий уровень или логическая 1.
    • Когда оба входа одинаковы, выход становится низким или логическим 0.

    Примечание:

    Ворота EXNOR

    Свойства ворот EXNOR:

    • Включить ввод = 1
    • Отключить ввод = 0
    • Если оба входа совпадают, то вывод .становится высоким или логической 1.
    • Когда оба входа различны, выход становится низким или логическим 0.

    Преобразование логических вентилей

    Ворота NAND и NOR в качестве универсального затвора

    Шлюз NAND в качестве универсального шлюза

    Булева алгебра

    1. Теорема НЕ-операции:
    2. Теорема операции И:
    3. Теорема операции ИЛИ:
    4. Теорема о распределении: A + BC = A (A + B)(A + C)

    Примечание:

    1. Теорема Деморгана:
    2. Теорема о перестановке: (A + B) (A + C) = A + BC
    3. Консенсусная теорема: Эта теорема используется для устранения избыточного термина. Это применимо только тогда, когда логическая функция содержит три переменные. Каждая переменная используется два раза. Дополняется или недополняется только одна переменная. Затем соответствующие термины, чтобы ответом была дополненная или недополненная переменная.

    СОП (Сумма продукта): (Минимальный срок)

    Сумма выражения произведения представляет собой две или более функций И ​​или функций вместе. Каждый срок продукта известен как минимальный срок.

    • Выражение SOP используется, когда на выходе устанавливается логическая 1.
    • Пример: 
      • в выражении
      • содержится три минитерма.

    POS (Произведение суммы): (Максимальный срок)

    Это функция И двух или более функций ИЛИ, каждый член суммы известен как максимальный член.

    • Выражение POS используется, когда на выходе логический «0».
    • Пример:
      • В выражении
      • содержится максимум три члена.

    Примечание:

    С’  n’  переменных максимально возможное минимальное и максимальное условия = 2 n

    С’ n’ переменных максимально возможное логическое выражение =

    Теорема о двойственности: Для преобразования положительной логики в отрицательную и наоборот используется двойная функция .

    • Заменить каждый знак И на знак ИЛИ и наоборот (↔ +)
    • Дополнить любые 0 или l, встречающиеся в выражении.
    • Оставить переменную как есть.
    • Пример: 

    Представление K-карты: С n-переменной картой Карно имеется 2 n  ячеек.

    Пример:

    Проектирование комбинационных схем:  Шаги по разработке комбинационных схем следующие:

    1. Понять проблему
    2. Найти необходимое количество входных и выходных переменных
    3. Построить таблицу истинности, используя связь между входом и выходом
    4. Получите логическую функцию или логическое выражение из таблицы истинности, используя Карту Карно.
    5. Нарисуйте логическую схему на основе полученного логического выражения.

    Арифметические схемы

    Арифметические схемы используются для сложения и вычитания. Двоичный сумматор выполняет двоичное сложение, а двоичный вычитатель выполняет двоичное вычитание.

    Классификация сумматора: (i) половинный сумматор и (ii) полный сумматор

    Классификация вычитателя:  (i) половинный вычитатель и (ii) полный вычитатель

    Полусумматор: Эта схема используется для сложения двух однобитовых чисел.

    • Таблица истинности Half Adder:

    Сумма (S) =

    Перенос (C) = AB

    • Реализация полусумматора с использованием NAND Gate:

    Примечание:  Необходимое количество вентилей И-НЕ для реализации Half Adder = 5

    • Реализация полусумматора с использованием NOR Gate:

    Примечание:  Необходимое количество шлюзов NOR для реализации Half Adder = 5

    Полный сумматор

    Полный сумматор — это комбинационная логическая схема, которая выполняет арифметическую сумму трех входных битов. Он состоит из трех входов и двух выходов.

    Таблица истинности для полного сумматора:

    Логическая схема полного сумматора:

    • Сумма (S) =
    • Перенос (C 0 ) = AB + BC + AC

    • Полный сумматор = 2 половинных сумматора + 1 вентиль ИЛИ
    • Требуемое минимальное количество вентилей И-НЕ для реализации FA = 9
    • Требуемое минимальное количество вентилей ИЛИ-НЕ для реализации FA = 9

    Полувычитатель

    Это комбинационная логическая схема, которая вычитает два бита и производит их разность и заимствование.

    Логическая схема вычитателя половин:

    • Разница (D)
    • Занять (B 0 ) = 
    • Для реализации половинного вычитателя требуется общее количество NAND/NOR = 5

    Полный вычитатель

    Это комбинационная логическая схема, которая выполняет вычитание, включающее три бита, а именно вычитаемый бит, вычитаемый бит и заимствование из предыдущего этапа

    • Разница (D)
    • Полный вычитатель = 2 половинных вычитателя + 1 логический элемент ИЛИ
    • Для реализации полного вычитателя вентилей НЕ-И/НЕ требуется = 9

    Мультиплексор (MUX)

    • Это комбинационная схема, которая выбирает двоичную информацию из одной из множества входных линий и направляет ее на одну выходную линию.
    • Выбор конкретной строки ввода управляется набором строк выбора.
    • MUX также называется: «многие к одному», «селектор данных», «универсальная схема» или «параллельный последовательный порт данных».
    • Мультиплексирование означает передачу большого количества единиц информации по меньшему количеству каналов или линий. Сокращенно MUX.
    • Есть 2 n строк ввода и n строк выбора, битовые комбинации которых определяют, какой вход выбран.

    m = 2 n подразумевает n = log m, где m = количество входных данных, а n = количество выбранных строк.

    2 × 1 мультиплексор:

    Универсальное уравнение

    Реализация одного мультиплексора с использованием другого мультиплексора:

    Демультиплексор (DEMUX)

    • Это схема, которая получает информацию по одной линии и передает эту информацию по одной из 2 n возможных выходных линий.
    • Выбор конкретной выходной строки управляется битовыми значениями n выбранных строк.

    Демультиплексор 1 × 2:

    D 0  = S’I

    D 1  = СИ

    • Таблица истинности демультиплексора 1 × 2:

    • Принципиальная схема демультиплексора 1 × 2:

    • Таблица истинности демультиплексора 1 × 4:

    • Принципиальная схема демультиплексора 1 × 4:

    • Реализация DEMUX с использованием другого DEMUX:

    Декодеры

    • Декодер представляет собой комбинационную схему, которая преобразует двоичную информацию из n входных строк в максимум 2 n  уникальных выходных строк.
    • Если n -битовая декодированная информация содержит неиспользуемые или неважные комбинации, на выходе декодера будет менее 2 n  выходов.
    • Представленные здесь декодеры представляют собой n -to- m -линейных декодеров, где m ≤ 2 n . Их цель — сгенерировать 2 n (или меньше) минитермов n входных переменных.

    2 × 4 Декодер:

    Таблица Тутта 2 × 4 Декодер:

    Энкодеры

    • Это комбинационная схема, преобразующая информацию в кодированную форму (двоичную).
    • Это цифровая схема, выполняющая обратную операцию декодера.
    • Кодер имеет 2 n (или меньше) входных линий и n выходных линий.
    • Строки вывода генерируют двоичный код, соответствующий входному значению.

     

    Нравится:

    Нравится Загрузка…

    Логические элементы

           Пусть мы сейчас посмотрим на комбинационные схемы. Тогда мы будем двигаться к последовательным цепям. Если вы хотите чтобы сразу перейти к последовательным схемам, используйте навигационные ссылки вверху этой страницы, чтобы выбрать тип цепи вы хотели бы изучить.

    — Функция XOR —

    На на предыдущей странице мы заявили, что Exclusive-OR, или функция XOR может быть описана словесно как: «Либо А, либо Б, но не оба. » В области цифровой логики есть несколько способов заявить об этом более подробный и точный формат. мы не будем иди сюда в такие устройства как таблицы правды и графические представления. мы будем придерживаться с более полным словесным высказыванием, «НЕ А и Б, или А и НЕ Б.»

    То схема, необходимая для реализации этого описания показано ниже:

    Там есть много способов, которыми простая логика рассмотренные нами ворота можно комбинировать выполнять полезные функции. Что-нибудь из этого схемы производят выходы, которые являются только зависит от текущих логических состояний всех входов. Они называются комбинационными. логические схемы. Другие схемы разработаны действительно вспомнить прошлые состояния свои входы и производить результаты на основе на эти прошлые сигналы, а также текущие состояния их входов.Эти схемы может действовать в соответствии с последовательностью входных сигналов, и поэтому известны как последовательные логические схемы.


    — Двоичное дополнение (Полусумматор) —

    А ключевым требованием цифровых компьютеров является умение использовать логические функции для выполнять арифметические действия. Основа это добавление; если мы можем добавить два двоичные числа, мы можем так же легко вычтите их или немного пофантазируйте и выполнить умножение и деление. Как же тогда сложить два двоичных числа?

    Начнем с добавления двух двоичных битов.Поскольку каждый бит имеет только два возможных значения, 0 или 1, есть только четыре возможных комбинации входов. Эти четыре возможности и полученные суммы составляют:

    0

    +

    0

    =

    0

    0

    +

    1

    =

    1

    1

    +

    0

    =

    1

    1

    +

    1

    =

    10

    Четвертая строка указывает, что мы должны учитывать два выходных бита, когда мы добавляем два входных бита: сумма и возможный нести. Давайте представим это как таблицу истинности с двумя входами и двумя выходами, и см. куда мы можем пойти оттуда.

    Выход Carry представляет собой простую функцию И, а Сумма является исключающим ИЛИ. Таким образом, мы можем использовать два вентиля, чтобы добавить эти два биты вместе.Результирующая схема показано ниже:


    — Бинарное объявление версия (Полный сумматор) —

    Чтобы построить полную схему сумматора, мы будем нужно три входа и два выхода. С у нас будет как входной перенос, так и выходной перенос, мы будем обозначать их как ЦИН и КАУТ. При этом мы будем используйте S, чтобы обозначить окончательный вывод суммы. Вот результирующая таблица истинности:

    ВХОДЫ

    ВЫХОДЫ

    А

    Б

    КИН

    COUT

    С

    0

    0

    0

    0

    0

    0

    0

    1

    0

    1

    0

    1

    0

    0

    1

    0

    1

    1

    1

    0

    1

    0

    0

    0

    1

    1

    0

    1

    1

    0

    1

    1

    0

    1

    0

    1

    1

    1

    1

    1

     

    Похоже, что COUT может быть либо AND или функцией ИЛИ, в зависимости от значения A, а S является либо XOR, либо XNOR, опять же в зависимости от значения А. Ищу однако, мы можем обратите внимание, что выход S на самом деле является XOR между входом A и полусуммером Выход SUM с входами B и CIN. Также, выходной перенос будет истинным, если любые два или все три входа имеют логическую 1.

    То, что это предполагает, также интуитивно логично: мы можем использовать две полусумматорные схемы. Первый добавит A и B, чтобы произвести частичная сумма, а вторая добавит CIN к этой сумме для получения окончательного S выход.Если любой из полусумматоров дает перенос, будет выходной перенос. Таким образом, COUT будет функцией ИЛИ выходы переноса полусумматора. Результирующий полная сумматорная схема показана ниже:

    Схема выше действительно слишком сложна для использования в больших логических схемах, поэтому отдельный символ, показанный внизу, используется для представления однобитового полного сумматора.На самом деле, это обычная практика в логике. диаграммы для представления любой сложной функции как «черный ящик» с вводом и обозначены выходные сигналы. Это, в конце концов, логическая функция, которая важен, а не точный метод выполнения эта функция.


    — Мультиплексор —

    Это цифровая схема с несколькими сигнальные входы, один из которых выбирается отдельными адресными входами для отправки к единственному выходу.это не легко описать без логической схемы, но легко понять, когда на диаграмме доступен.

    Мультиплексор с двумя входами показан ниже:

    То схема мультиплексора обычно используется для объединения двух или более цифровых сигналов на одну строку, поместив их там в разное время. Технически это называется мультиплексированием с временным разделением.

    Вход A – вход адресации, который управляет какой из двух входов данных, X0 или X1, будет передано на выход. Если вход A переключается туда и обратно в частота, более чем в два раза превышающая частоту любого цифрового сигнала, оба сигнала будут точно воспроизведены и могут быть снова разделены демультиплексором цепь синхронизирована с мультиплексором.

    Это не так сложно, как может показаться на первый взгляд; телефонная сеть объединяет несколько аудиосигналов в одна пара проводов, используя именно это технику и легко разделяет много телефонных разговоров, чтобы все голос идет только к предполагаемому получателю. С развитием Интернета и Всемирная паутина, большинство людей слышали о телефонных линиях Т1. Линия T1 может передавать до 24 отдельных телефонных разговоры, мультиплексируя их в таким образом.

     


    — Декодер, демультиплексор —

    То напротив схемы мультиплексора, логически Достаточно, это демультиплексор.Эта схема принимает один ввод данных и один или несколько адресные входы и выбирает, какой из нескольких выходы будут получать входной сигнал. Эту же схему можно использовать и как декодер, используя адресные входы как двоичное число и создание вывода сигнал на одном выходе, который соответствует двоичный адресный вход.В этом приложении линия ввода данных функционирует как схема enabler — если схема отключена, ни один вывод не будет показывать активность независимо числа двоичного входа.

    А однолинейный двухстрочный декодер/демультиплексор показано ниже:

    Этот схема использует те же вентили И и та же схема адресации, что и у двухвходовой схема мультиплексора, показанная на этих страницах. Принципиальное отличие состоит в том, что это объединенные входы и выходы что отдельные. Сделав это изменение, мы получаем схему, обратную двухвходовой мультиплексор. Если бы ты был построить обе схемы на одном макетная плата, подключите выход мультиплексора к данным IN демультиплексора, и управлять адресными входами (A) обеих схем с тем же сигналом вы обнаружите, что начальный вход X0 будет передан на OUT0, а вход X1 будет достигать только ВЫХ1.

    Единственная проблема с этим расположением заключается в том, что один из двух выходов будет неактивен, пока другой активен. К сохранить выходной сигнал, нам нужно добавить схема защелки, которая может следовать за данными сигнал, пока он активен, но будет удерживать последнее состояние сигнала, в то время как другое сигнал данных активен.Отличная схема для этого является защелкой D (или данных). К размещение защелки после каждого выхода и используя вход Addressing (или его инверсию) чтобы контролировать их, мы можем поддерживать оба выходные сигналы в любое время. Если адрес ввод меняется гораздо быстрее, чем ввод данных, выходные сигналы будут соответствовать входы верно.

     

    Цифровые ИС/Комбинационная логика | Renesas

    Введение в цифровые схемы: 2 из 3

    На этом занятии, часть 2 цифровых схем, мы рассмотрим цифровые ИС и комбинационную логику

    Что такое цифровые ИС?

    Аббревиатура IC означает «интегральная схема» и на практике обозначает любую полупроводниковую микросхему, содержащую интегрированный набор цифровых схем.Цифровые ИС бывают разных типов; в следующем списке показаны типы ИС, используемые для различных приложений.

    Микрокомпьютеры
    ИС, выполняющие различные виды обработки
    Память
    ИС, хранящие данные
    Стандартные логические ИС
    ИС, собранные в различных комбинациях для реализации определенных функций
    Пользовательские логические ИС
    Оригинальная специализированная схема, реализованная конкретным пользователем или для его нужд

    Стандартная логическая ИС представляет собой единый небольшой интегрированный блок, содержащий основные компоненты и общие функции логической схемы. Эти ИС являются основными компонентами логических схем. Сегодняшняя сессия, посвященная цифровым ИС, будет посвящена этому типу ИС.

    Стандартные логические ИС: основа цифровых схем

    Существует около 600 типов стандартных логических ИС, от базовых микросхем до высокофункциональных арифметико-логических устройств. Существует два разных типа реализации: TTL и CMOS.

    ТТЛ микросхемы
    ИС
    транзисторно-транзисторной логики: Основная схема построена на биполярных транзисторах.Эти чипы работают от питания 5 В.
    КМОП-ИС
    Комплементарные ИС на основе оксидов металлов и полупроводников. Основная схема состоит из пар полевых транзисторов на основе оксидов металлов p-типа и n-типа (MOSFET). Напряжения, используемые для питания этих микросхем, простираются в широком диапазоне.

    Рисунок 1: TTL IC

    Если проект требует передачи сигналов между цифровыми ИС, то разработчик должен знать логические условия, которые будут создавать H или L, и диапазоны напряжения, которые представляют эти условия. Диапазоны напряжения, соответствующие логическим условиям, называются логическими уровнями. Коммуникационные ИС должны использовать одни и те же логические уровни; использование разных уровней отключит связь и может даже привести к поломке микросхемы.

    По соглашению, микросхемы TTL используют следующие уровни.

    Входные сигналы
    от 0 В до 0,8 В — L; 2,0 В и выше — H
    Выходные сигналы
    от 0 В до 0,4 В — L; 2,4 В и выше — H

    Рисунок 2: КМОП-ИС

    Производители микросхем TTL должны проектировать свои микросхемы в соответствии со стандартами интерфейса TTL, указанными выше.Поскольку эти значения теперь являются стандартными, разработчикам логики, работающим с коммуникацией TTL IC, не нужно беспокоиться о логических уровнях.

    Иначе обстоит дело с КМОП-ИС, где существует много разных серий с разными логическими уровнями, и где логические уровни также могут различаться в зависимости от подаваемого напряжения. Это означает, что разработчики должны позаботиться об использовании согласованных логических уровней при подключении различных микросхем CMOS.

    Значение разветвления

    При подключении стандартных логических ИС необходимо соблюдать осторожность, чтобы не подключить слишком много ИС к данному выходу.В ИС ТТЛ выходной ток ограничивает количество соединений ИС. Термин разветвление обозначает максимальное количество микросхем, к которым может быть подключен выход.

    Помните, что микросхемы TTL состоят в основном из биполярных транзисторов; поэтому для выполнения переключения требуется ток. Разветвление микросхемы TTL представляет собой отношение ее выходного тока к току, потребляемому каждым входом (см. рис. 3). Если разветвление превышено, существует риск того, что выход не сможет поддерживать надлежащие выходные логические уровни.

    Рис. 3. Разветвление TTL IC

    В случае КМОП-ИС, где на входные клеммы поступает очень небольшой ток, разветвление невозможно определить по току. Вместо этого разветвление определяется грузоподъемностью. (См. рис. 4.) Грузоподъемность, указанная в спецификациях CMOS IC, определяется путем измерения задержки распространения. Если допустимая нагрузка превышена, задержка распространения может увеличиться до такой степени, что возникнет неисправность.

    Рис. 4. Разветвление микросхемы КМОП

    Открытые стоки: подключение выходов вместе

    В конфигурации с открытым стоком полевой МОП-транзистор отсутствует на стороне VCC выходного каскада (рис. A, слева) КМОП-ИС общего назначения, поэтому на выходе не может быть высокого уровня (рис.А, правильно). Выход будет либо с низким, либо с высоким импедансом (где выходной контакт отключен от цепи и не может выводить напряжение или ток).

    Состояние высокого импеданса нестабильно, так как уровень выходного сигнала не определен. По этой причине выход подключается к источнику питания через вставленный подтягивающий резистор и фиксируется на высоком уровне. Обратите внимание, что выход, подключенный к подтягивающему резистору, не обязательно должен иметь то же напряжение, что и напряжение питания. Это дает возможность подключать ИС, имеющие разные логические уровни.

    Рисунок A: Выход CMOS и выход Open Drain

    Комбинационная логика

    Комбинационная логика относится к цифровой схеме, выход которой является функцией только текущих входных сигналов. Последовательная логика, напротив, определяется не только текущими входными данными, но и схемой внутренней памяти и синхронной схемой.

    На сегодняшней сессии рассмотрим комбинационную логику.

    Комбинационная логическая схема представляет собой последовательность логических элементов: И, ИЛИ, НЕ, исключающее ИЛИ и другие.(Мы рассмотрели логические вентили в предыдущем сеансе.) Правильные комбинации логических вентилей могут использоваться для реализации самых разных функций. Давайте рассмотрим два распространенных типа комбинационной логики: мультиплексор и декодер.

    Выбор выходных сигналов с помощью мультиплексора

    Мультиплексор — это переключатель сигналов, который выбирает выходной сигнал из нескольких входных сигналов. Его работа напоминает работу торгового автомата: нажмите одну из множества доступных кнопок, и выбранный товар появится на единственном выходе автомата.

    Мы можем представить действие мультиплексора в виде ряда переключателей, как показано на рис.5. Переключатель A и переключатель B состоят из группы из четырех внутренних переключателей. Если переключатель A и переключатель B установлены на 0, вход 0 будет подключен к выходу, как видно из рисунка. Другими словами, сигнал, передаваемый входом 0, будет распространяться через выход, в то время как другие входы будут заблокированы. Точно так же {A = 1 и B = 0} выбирает вход 1 для выхода; {A = 0 и B = 1} выбирает вход 2, а {A = 1 и B = 1} выбирает вход 3.Как видите, два переключателя A и B реализуют мультиплексор, который можно использовать для выбора и распространения любого из четырех входов.

    Рисунок 5: Мультиплексор: комбинация переключателей

    На рис. 6 показано, как можно представить этот мультиплексор с точки зрения комбинационной логики. Как видите, мультиплексор может быть построен полностью из логических элементов И и ИЛИ. Суждения, сделанные секцией И, сужаются до одного воротами ИЛИ.

    Рисунок 6: Мультиплексор, реализованный на комбинационной логике

    Декодер: декодирование ввода

    Декодер представляет собой комбинационную логическую схему, которая включает один из нескольких выходов (высокий) в зависимости от логики входов.На рисунке 7 представлен декодер с точки зрения комбинационной логики.

    На рис. 8 показана таблица истинности для этого декодера. Таблица показывает, что значения двух входных сигналов однозначно выбирают одну из четырех доступных выходных линий для фактического вывода. Стоит отметить, что если мы рассматриваем входную пару как двоичное значение, а четыре выходные строки как десятичные значения 0, 1, 2 и 3, то мы можем сказать, что эта схема является декодером, так как ее функция состоит в том, чтобы вводить двоичное значение и вывести десятичное значение.

    Рисунок 7: Декодер, реализованный комбинационной логикой

    Вход1 Ввод 0 Выход3 Выход2 Выход1 Выход0
    0 0 0 0 0 1
    0 1 0 0 1 0
    1 0 0 1 0 0
    1 1 1 0 0 0

    Рисунок 8: Таблица истинности декодера

    В дополнение к декодерам схемы комбинационной логики могут использоваться для создания компараторов, полных сумматоров, полусумматоров, умножителей, вычитателей, баррелей и других функций.Большинство этих функций можно реализовать, используя только мультиплексоры и декодеры описанного выше типа. Даже в этом случае схемы, построенные только из этих компонентов, скорее всего, будут включать избыточность и испытывать различные другие проблемы. Поэтому эти схемы должны быть упрощены и сжаты.

    На этом занятии мы рассмотрели комбинационную логику. На следующем занятии мы рассмотрим последовательную логику.

    Список модулей

    1. Элементарные цифровые схемы
    2. Цифровые ИС/Комбинационная логика
    3. Последовательная логика

    Что такое комбинационная логическая схема на примере? – Рампфестудсон.ком

    Что такое комбинационная логическая схема на примере?

    Комбинированная схема состоит из логических вентилей, чьи выходы в любой момент времени определяются непосредственно из текущей комбинации входов без учета предыдущего ввода. Примеры комбинационных схем: сумматор, вычитатель, преобразователь и кодер/декодер.

    Что такое комбинационные логические вентили?

    Комбинационные логические схемы

    состоят из базовых логических элементов НЕ-И, ИЛИ-НЕ или НЕ, которые «объединяются» или соединяются вместе для создания более сложных коммутационных схем. Эти логические элементы являются строительными блоками комбинационных логических схем.

    Что такое комбинационная логическая схема?

    Блок-схема 2-х и 4-х строчного декодера показана на рис. A и B — два входа, где D — D — четыре выхода. Таблица истинности объясняет работу декодера. Он показывает, что каждый выход равен 1 только для определенной комбинации входов.

    Что такое комбинационная логическая схема в цифровой электронике?

    Комбинационная схема — это цифровая логическая схема, в которой выход зависит от комбинации входов в данный момент времени при полном игнорировании прошлого состояния входов.Цифровой логический вентиль является строительным блоком комбинационных схем.

    Что понимается под комбинационной логикой?

    В теории автоматов комбинационная логика (также называемая независимая от времени логика или комбинаторная логика) представляет собой тип цифровой логики, который реализуется булевыми схемами, где выход является чистой функцией только текущего входа. Другими словами, последовательная логика имеет память, а комбинационная — нет.

    Какие бывают типы комбинационных логических схем?

    Существуют различные типы комбинационных логических схем, такие как сумматор, вычитатель, декодер, кодировщик, мультиплексор и демультиплексор.

    Сколько существует комбинированных цепей?

    Half Subtractors Эта схема используется для вычитания двух однобитовых двоичных чисел A и B. «Разница» и «Заем» — это два выходных состояния полусумматора.

    Сколько типов комбинационных логических схем?

    Существует три основных типа комбинационных логических схем. Арифметические и логические комбинационные схемы – сумматоры, вычитатели, умножители, компараторы. Комбинационные схемы обработки данных – мультиплексоры, демультиплексоры, приоритетные кодеры, декодеры.

    Как работает приоритетный энкодер?

    Приоритетный кодер — это схема или алгоритм, который сжимает несколько двоичных входов в меньшее количество выходов. Выход кодера с приоритетом представляет собой двоичное представление исходного числа, начиная с нуля старшего входного бита.

    Что такое концепция комбинационной схемы?

    Комбинационная схема состоит из логических вентилей, чьи выходы в любой момент времени определяются непосредственно из текущей комбинации входов без учета предыдущих входов.Основными компонентами комбинационной схемы являются: входные переменные, логические элементы и выходные переменные.

    Какова цель комбинационной логики?

    Комбинационная логика используется в компьютерных схемах для выполнения булевой алгебры над входными сигналами и хранимыми данными. Практические компьютерные схемы обычно содержат смесь комбинационной и последовательной логики.

    Каковы характеристики комбинационной логики?

    Существуют следующие характеристики комбинационной логической схемы: В любой момент времени выход комбинационной схемы зависит только от имеющихся входных клемм.Комбинационная схема не имеет резервной или предыдущей памяти.

    Каковы примеры комбинационной логики?

    Классификация комбинационных логических схем Примеры комбинационных логических схем. Широкая реализация комбинационных логических схем сегодня позволила нам обсудить на большем количестве примеров. Половина Аддера. Полный сумматор. Полувычитатель. Полный вычитатель. Мультиплексор. Демультиплексор. Приложения комбинационной логической схемы. Процедура проектирования комбинационной логической схемы.Часто задаваемые вопросы.

    В каких продуктах используется комбинационная логика?

    Классификация комбинационных логических схем. Комбинационные схемы используются в самых разных приложениях, включая калькуляторы, цифровые измерительные приборы, компьютеры, цифровую обработку, автоматическое управление машинами, промышленную обработку, цифровую связь и т. д.

    Что такое комбинаторная логика?

    комбинаторная логика. имя существительное. : раздел символической логики, который занимается, в частности, понятием подстановки и исключения переменных в пользу специальных функциональных символов.

    Что понимают под комбинационными логическими схемами?

    Комбинационные логические схемы или независимые от времени логические схемы в теории цифровых схем могут быть определены как тип цифровой логической схемы, реализованной с использованием логических схем, где выход логической схемы является чистой функцией только имеющихся входов.

    Разница между комбинационной и последовательной логической схемой (со сравнительной таблицей)

    Основное различие между комбинационной схемой и последовательной логикой заключается в том, что комбинационная логическая схема состоит только из логических элементов, а последовательные логические схемы состоят из логических элементов и элементов памяти.

    Еще одним важным фактором, отличающим комбинационную логическую схему от последовательной, является состояние выходных элементов. Состояние выходных элементов комбинационной схемы зависит только от текущего состояния входных элементов. Напротив, выход, полученный из последовательной схемы, зависит от текущего состояния входа, а также от прошлого состояния выхода.

    Мы обсудим другое важное различие между комбинационной и последовательной логической схемой с помощью сравнительной таблицы, но перед этим давайте рассмотрим темы, затронутые в этой статье.

    Содержание: комбинационная и последовательная логическая схема

    1. Сравнительная таблица
    2. Определение
    3. Ключевые отличия
    4. Заключение


    Сравнительная таблица

    Параметры Комбинационная логическая схема Последовательная логическая схема
    Определение Это логическая схема, которая генерирует выходные данные на основе имеющихся входных данных. Это логическая схема, которая генерирует выходные данные на основе текущих входных данных, а также прошлых выходных данных.
    Элемент памяти Элемент памяти отсутствует в комбинационной логической схеме. Элемент памяти присутствует в последовательной логической схеме.
    Контур обратной связи Контур обратной связи отсутствует. Присутствует контур обратной связи.
    Результат получен Комбинация операндов не требуется в одной последовательности. Последовательность операндов необходима в последовательной схеме.
    Примеры Полусумматор, полный сумматор, кодировщик, декодер, мультиплексор, демультиплексор и т. д. Конечный автомат


    Определение

    Комбинационная логическая схема

    Комбинированная логическая схема состоит из логических вентилей, поэтому полученный результат напрямую связан с вводом. Элементы обратной связи в схеме комбинационной логики отсутствуют.Слово комбинационный происходит от слова комбинация , что означает два или более элементов, объединенных вместе посредством одной операции.

    Комбинированная логическая схема имеет логические элементы И-НЕ, ИЛИ-НЕ и НЕ. Это строительные блоки цифровой схемы. Комбинационная схема обеспечивает множество операций, таких как арифметическая операция двух операндов, передача данных, преобразование кода и т. д.

    С помощью логических вентилей комбинационная схема выполняет такие операции, как сложение, вычитание или преобразование кода из двоичного кода в двоично-десятичный, из двоично-десятичного в двоичный и т. д.Выход комбинационной логической схемы можно описать различными способами, такими как булева алгебра, таблица истинности и логические вентили.

    Комбинационная схема может принимать любое количество входных данных, а выходной сигнал, генерируемый схемой, зависит от состояния входа. Любое изменение на входе также будет отражено на выходных клеммах.

    Существуют различные типы комбинационных схем, среди которых мультиплексор и демультиплексор являются важными, которые используются в различных приложениях.Другими комбинационными схемами являются кодер, декодер, половинный сумматор, полный сумматор, преобразователь двоичного кода в двоично-десятичный и т. д.

    Последовательная логическая схема

    Последовательная логическая схема также включает в себя элементы памяти наряду с логическими вентилями. Таким образом, выход, генерируемый последовательной схемой, зависит не только от текущего состояния входа, но и от предыдущих выходов.

    Последовательная схема предполагает использование контуров обратной связи, с помощью которых записывается состояние предыдущего выхода.Таким образом, следующий выход управляется состоянием предыдущего выхода. Память, присутствующая в последовательной схеме, отслеживает вывод, и, таким образом, создается вывод.

    Слово последовательное происходит от слова последовательного , что означает в определенном порядке. Чтобы понять работу последовательной схемы, давайте возьмем пример телевизионной схемы. Телевизор также является типом последовательной схемы. Клавиши, доступные на пульте дистанционного управления, для изменения канала или клавиши вверх и вниз для регулировки громкости, весь этот процесс является последовательным.

    При выборе конкретного канала Телевизионный приемник отслеживает ранее выбранный канал и в соответствии с ним выбирается следующий канал.

    Последовательные схемы являются основной единицей цифровых схем. Наиболее популярным примером последовательной схемы является конечный автомат . В основном существует два типа последовательной схемы: синхронная и асинхронная последовательная.

    Синхронно-последовательная логическая схема — это схема, в которой выход генерируется с входом и тактовым сигналом. Тактовый сигнал подается через определенный интервал времени. Напротив, асинхронная последовательная логическая схема генерирует ответ в любое время всякий раз, когда происходит изменение входных клемм.

    Ключевые различия между комбинационной и последовательной логической схемой

    1. Комбинационная и последовательная логическая схема, обе являются строительным блоком цифровых схем, но наличие элементов памяти создает основное различие.Комбинационная логическая схема не имеет элемента памяти, тогда как последовательная логическая схема состоит из элементов памяти.
    2. Выходные данные комбинационной и последовательной логической схемы также отличаются друг от друга. Выход, генерируемый комбинационной схемой, является функцией только текущих входов. Но результат, получаемый последовательной схемой, зависит как от текущего ввода, так и от прошлого вывода.
    3. Контур обратной связи отсутствует в случае комбинационных логических схем.Но последовательная логическая схема должна включать его, чтобы отслеживать прошлый вывод.
    4. Сигнал Clock не используется в комбинационной схеме, но последовательный использует часы для обеспечения синхронизации.
    5. Процесс проектирования комбинационной схемы намного проще по сравнению с последовательной схемой.


    Заключение

    Комбинационная и последовательная логическая схема предназначена для различных приложений. Но на практике большинство схем используют комбинацию комбинационных и последовательных схем для удовлетворения своих потребностей.Комбинационная схема будет обеспечивать выход на основе функции входа. Напротив, последовательная схема будет генерировать выходные данные на основе состояния элемента памяти. Он отслеживает прошлый ввод и предыдущие выводы.

    12 Разница между комбинационной и последовательной логической схемой

    Что такое Комбинированная схема (СС)?

    Комбинированные схемы – это схемы, состоящие из входов, выходы и два или более логических вентиля.Логический вентиль является основным строительным блоком любая электронная схема. Схемы имеют нет памяти, синхронизации или контуров обратной связи, их действие происходит мгновенно.   Комбинированная логическая схема выполняет операция, логически назначенная логическим выражением или таблицей истинности.

    В результате комбинационные логические схемы не имеют обратная связь и любые изменения сигналов, подаваемых на их входы, будут сразу сказываются на выходе. Другими словами, в комбинационном логическая схема, логические элементы объединены таким образом, что выход всегда зависит от комбинации его входных данных.

    Примеры общих комбинированных логических схем включают:

    • Половинный сумматор
    • Полный сумматор
    • Мультиплексор
    • Демультиплексор
    • Компараторы
    • Вычитатели
    • Кодировщик
    • Что вам нужно
    • Декодер 9099 Узнайте о комбинационной схеме
      1. Комбинированная схема — это тип схемы в выход которого не зависит от времени и зависит только от входных данных, присутствующих в данный момент. это конкретное мгновение.
      2. Комбинированная схема состоит из входов, логические элементы и выходы.
      3. Дальнейшей классификации нет комбинационные схемы.
      4. Основные структурные элементы комбинационного схемы являются логическими вентилями.
      5. В комбинированной схеме выход не зависит на момент времени; для следующего поколения выходных данных не требуется никакой обратной связи.
      6. Комбинированные схемы не способны хранение данных (состояние). Они не содержат никаких элементов памяти.
      7. Комбинированные цепи не зависят от часов сигнал.
      8. Полусумматор, полный сумматор, мультиплексор, демультиплексор, компараторы, вычитатели, кодировщик и декодер — вот некоторые примеры комбинированных цепей.
      9. Комбинированная схема не требует срабатывание для его работы.
      10. Поведение комбинированной цепи может быть определяется либо булевым выражением, либо таблицей истинности.
      11. Комбинированная схема быстрее и лучше в представление.
      12. В комбинационных схемах нет обратной связи.

      Что такое Последовательная схема?

      Последовательные логические схемы — это схемы, вход которых зависит не только на текущее значение его входных сигналов, но и на последовательность прошлых входов, а также историю вывода. Слово «последовательный» означает, что события происходят последовательно, одно за другим. В последовательных логических схемах фактический тактовый сигнал определяет, когда что-то происходит. произойдет дальше.

      Другими словами, состояние выхода последовательной логики схема является функцией следующих трех состояний: предустановленный ввод, прошлый ввод и прошлый вывод . Последовательный логические схемы запоминают эти условия и остаются фиксированными в своем текущем состоянии пока следующий тактовый сигнал не изменит одно из состояний, задав последовательную логику памяти цепей.Последовательные логические схемы могут быть построены для получения либо простые триггеры, запускаемые фронтом, или более сложные последовательные схемы, такие как регистры хранения, сдвиговые регистры, запоминающие устройства или счетчики.

      Последовательные логические схемы можно разделить на три основных категории, а именно:

      • Событие Управляемые например, асинхронные схемы, которые немедленно меняют состояние, когда включено.
      • Часы Управляемые например, синхронные цепи, которые синхронизируются с определенным тактовым сигналом.
      • Импульс Ведомый – комбинация две, которые реагируют на запускающие импульсы

      Примеры последовательных логических схем включают:

      • Триггеры
      • Устройства памяти
      • Счетчики
      • Сдвиговые регистры

      Что вам нужно Узнайте о комбинационной схеме

      1. Последовательная схема — это тип схемы, в которой вывод зависит не только от текущего ввода, но и от предыдущего выход.
      2. Последовательная схема может рассматриваться как комбинационная схема с запоминающими элементами.
      3. Последовательные цепи подразделяются на две типы, основанные на синхронизации сигналов обратной связи. Они синхронны и асинхронные последовательные схемы.
      4. Элементарные строительные единицы последовательных логической схемой являются триггеры (двоичные запоминающие устройства).
      5. В последовательной схеме выход зависит от предыдущая обратная связь, поэтому вывод предыдущего ввода передается как обратная связь, используемая с вводом для следующего поколения вывода.
      6. Последовательные схемы имеют место в памяти требуется для хранения текущих состояний, отправленных в качестве управляющих входов (разрешение) для следующий набор операций. Они содержат элементы памяти, которые хранят данные в цифровом виде. схемы.
      7. Синхронные последовательные схемы используют тактовые импульсы тогда как асинхронные последовательные схемы не используют тактовые импульсы.
      8. Триггеры, запоминающие устройства, счетчики и сдвиговые регистры Вот несколько примеров последовательных схем.
      9. Синхронные последовательные цепи должны быть срабатывает для его работы.
      10. Поведение последовательного контура может быть определяется с помощью уравнения состояния (также называемого уравнением перехода) или состояния стол.
      11. Последовательные цепи сравнительно медленнее и имеют низкую производительность.
      12. Необходимо сохранить предыдущие выходные данные.

      Разница Между комбинационной и последовательной логической схемой в табличной форме

      ОСНОВА СРАВНЕНИЯ КОМБИНАЦИОННАЯ ЛОГИЧЕСКАЯ ЦЕПЬ ПОСЛЕДОВАТЕЛЬНАЯ ЛОГИЧЕСКАЯ ЦЕПЬ
      Описание Комбинационная схема – это тип схемы, в которой выход не зависит от времени и зависит только от входных данных, присутствующих в данный конкретный момент. мгновенное. Последовательная схема — это тип схемы, в которой выход не только зависит от текущего ввода, но также зависит от предыдущего вывода.
      Компоненты Они состоят из входов, логических вентилей и выходов. Их можно рассматривать как комбинационную схему с накопителем элементы.
      Классификация Дальнейшей классификации комбинационных схем не существует. Они подразделяются на два типа в зависимости от времени обратной связи. сигналы. Это синхронные и асинхронные последовательные схемы.
      Строительная единица Основными строительными блоками комбинационных схем являются логические ворота. Элементарными строительными единицами последовательной логической схемы являются перевернутые флопс (бинарное запоминающее устройство).
      Выход Выход не зависит от момента времени; нет обратной связи требуется для его следующего выходного поколения. Выход зависит от его предыдущей обратной связи, поэтому вывод предыдущего ввод передается как обратная связь, используемая с вводом для следующего вывода поколение.
      Память Они не содержат никаких элементов памяти. Они содержат элементы памяти, которые хранят данные в цифровых схемах.
      Сигнал часов Комбинированные схемы не зависят от тактового сигнала. Синхронные последовательные схемы используют тактовые импульсы, тогда как асинхронные последовательные схемы не используют тактовые импульсы.
      Примеры Полусумматор, полный сумматор, мультиплексор, демультиплексор, компараторы, вычитатели, кодер и декодер Триггеры, запоминающие устройства, счетчики и сдвиговые регистры
      Запуск Они не требуют запуска для своей работы. Синхронные последовательные цепи должны быть запущены для его операция.
      Поведение Поведение комбинированной схемы может быть определено булевыми выражения или таблицы истинности. Поведение последовательной схемы можно определить с помощью State уравнение (также называемое уравнением перехода) или таблица состояний.
      Производительность Они быстрее и лучше по производительности. Они сравнительно медленнее и имеют низкую производительность.
      Обратная связь В комбинационных схемах обратной связи нет. Необходимо хранить предыдущие выходные данные.
      .

    alexxlab

    Добавить комментарий

    Ваш адрес email не будет опубликован.